Устройство управления процессора

Устройство управления является наиболее сложным устройством персонального компьютера, генерирующим управляющие сигналы, которые передаются по кодовым шинам инст­рукций во все блоки компьютера. Его упрощенная функциональная схема представлена на рис. 3.2.

Рис. 3.2. Функциональная схема устройства управления

Основными элементами устройства управления являются:

■ регистр команд – запоминающий регистр, в котором хранится код команды, составленный из кода выполняемой операции и адресов операндов, участвующих в операции;

■ дешифратор операций – логический блок, выбирающий из множества вариантов решения один в соответствии с поступающим из регистра команд кодом операции;

■ постоянное запоминающее устройство микропрограмм – блок для хра­нения управляющих сигналов, необходимых при выполнении операций обработки информации; сигнал, выбранный дешифратором операций, считывает из ПЗУ микропрограмм необходи­мую последовательность управляющих сигналов;

■ узел формирования адреса – уст­ройство, вычисляющее полный адрес ячейки памяти по реквизитам, поступаю­щим из регистра команд и регистров процессорной памяти;

■ кодовые шины данных, адреса и инструкций – часть внутренней ин­терфейсной системы процессора.

Устройство управления формирует управляющие сигна­лы для выполнения следующих процедур:

1) выборки из регистра процессорной памяти адреса ячейки оперативной памяти, в которой хранится очередная команда программы;

2) выборки из оперативной памяти кода очередной команды и передачи его по кодовой шине данных в ре­гистр команд;

3) передачи в дешифратор операций кода операции для его последующей расшифровки;

4) передачи расшифрованного кода операции в ПЗУ микро­программ для считывания управляющих сигналов, которые определяют необходимые процедуры для выполнения заданной операции;

5) передачи считанных управляющих сигналов в нужные блоки компьютера по кодовой шине инструкций;

6) считывания из регистра команд и регистров процессорной памяти отдельных составляющих адресов операндов и формирования их полных адресов;

7) передачи полных адресов операндов по кодовой шине адреса в процессорную память;

8) выборки операндов по сформированным адресам из оперативной памяти и выполнения требуемой операции;

9) записи результатов выполнения операции в оперативную память;

10) формирования адреса следующей команды программы.