Арифметико-логическое устройство процессора

Арифметико-логическое устройство предназначено для выполнения всех ариф­метических и логических операций над информацией. Его функциональная схема представлена на рис. 3.3.

Рис. 3.3. Функциональная схема арифметико-логического устройства

Основными элементами арифметико-логического устройства являются:

■ регистры – быстродействующие ячейки памяти, разрядности которых совпадают с разрядностью кодовой шины данных;

■ сумматор – вычислительная схема, выполняющая арифметическую или логическую операцию над операндами, посту­пающими на ее входы;

■ схемы управления – устройства, принимающие по кодовой шине инструкций управляющие сигналы от устройства управления и преобразующие их в сигналы для управления работой регистров и сумматора; в частности, преобразованные сигналы содержат информацию о типе выполняемой операции.

Арифметико-логическое устройство функционирует следующим образом:

1) в регистр 1 и в регистр 2 по кодовой шине данных передаются 1-й и 2-й операнды соответственно;

2) в схемы управления по кодовой шине инструкций передаются управляющие сигналы, которые преобразуются в сигналы для управления работой регистров и сумматора;

3) преобразованные сигналы передаются в регистры и сумматор арифметико-логического устройства;

4) оба операнда передаются в сумматор, где над ними выполняется требуемая операция;

5) результат выполнения операции возвращается в регистр 1;

6) результат выполнения операции передается по кодовой шине данных в оперативную память.

Арифметико-логическое устройство выполняет операции, которые можно разделить на следующие группы:

■ арифметические (сложение, вычитание, умножение, деление);

■ логические (отрицание, конъюнкция, дизъюнкция, исключающее ИЛИ);

■ индексные (используются при модификации адресов памяти);

■ специальные (нормализация, арифметический и логический сдвиги).

Все операции в арифметико-логическом устройстве реализуются с помощью функций алгебры логики.