Схема управления регистром

Разработать схему и рассчитать задержку установки и снятия данных на выходе регистра (RG) по сигналу RD, проходящему через микросхемы управления регистром. Микросхемы и регистр заданы в табл. 3. Необходимо обеспечить нормальное функционирование схемы, для чего в схему кроме указанных в заданном варианте (табл. 3) допускается добавлять инвертор К1533ЛН1 [1].

Пример выполнения задания

Исходные данные: микросхемы управления КР1533ЛИ1 и КР1533ЛН1, регистр КР1533ИР23. Схема примера приведена на рис. 5.

С учётом микросхем для получения сигнала управления EZ низкого уровня (для открытия выходного буфера) входные сигналы ADR0 и RD в данной схеме должны быть равны "1".

Задержки сигналов при передаче информации на шину DAT7-DAT0 при открытии выходного буфера регистра (часть сигналов DAT7-DAT0 переходит из состояния Z в состояние L (1), другая часть из Z в H (2)) по сигналу RD составляют:

; (1)

. (2)

При снятии сигнала RD и закрытии выходного буфера регистра задержки составляют:

.

Рис. 5

Таблица 3

Окончание табл. 3

Задание 4

Схема управления магистральным приёмопередатчиком

Разработать схему и рассчитать задержку установки и снятия данных на выходе магистрального приёмопередатчика (МПП) по сигналу RD, проходящему через микросхемы управления. Микросхемы и МПП заданы в табл. 4. Необходимо обеспечить нормальное функционирование схемы, для чего в схему кроме указанных в заданном варианте (табл. 4) допускается добавлять инвертор К1533ЛН1 [1].

Пример выполнения задания

Исходные данные: микросхемы управления КР1533ЛИ1 и КР1533ЛН1, магистральный передатчик КР1533АП14. Схема примера приведена на рис. 6. Входные сигналы ADR1 и RD для открытия выходного буфера МС должны быть равны "1".

Рис. 6

Пример выполнения задания

Задержки сигналов при передаче информации на шину DAT7÷DAT0 при открытии буфера МС по сигналу RD составляют:

;

.

При снятии сигнала RD и закрытии буфера МС задержки составляют:

;

.

Таблица 4

Окончание табл. 4

Задание 5

Дешифратор адреса

Разработать дешифратор адреса (ДА) ААхВВ с задатчиком адреса на микросхемах серии КР1533 [1], указанных в табл. 5, и DC, а также рассчитать необходимые задержки (АА - разрядность шины адреса интерфейса, ВВ - количество адресуемых элементов в проектируемом модуле).

Пример выполнения задания

Рассмотрим пример ДА 10х4, выполненного на МС "Исключающее ИЛИ" (КР1533ЛП5) и дешифраторе DC (КР1533ИД7).

Рис. 7

Временные параметры работы ДА при установке адреса на ША и его снятии в данной схеме рассчитываются по формулам

;

.

Таблица 5

Окончание табл. 5

Задание 6

Модуль входных сигналов

Разработать структурную схему модуля входных сигналов в соответствии с вариантом задания (табл. 6). В таблицах с 6 по 11 использованы следующие обозначения: МПИ, И41 - магистральные параллельные интерфейсы; ШД - разрядность шины данных; RDY - сигнал готовности внешнего устройства (ВУ); АДР - режим адресного обмена; ПР - обмен в режиме прерывания программы; ДИАГН - диагностика модуля. Примеры модулей рассмотрены в [7].

Таблица 6

Продолжение табл. 6

Окончание табл. 6

Задание 7

• ⇐ Назад
• 123
• 4
• 5
• 6
• 7
• 8
• Далее ⇒