Алгоритмы управления технологическим циклом

5.1. Задачи управления технологическим циклом

Технологический цикл представляет собой последовательность сменяющих друг друга технологических операций. После завершения последней из операций, входящих в состав цикла, управляющее устройство переводит технологический объект в режим выполнения первой по счету операции и технологический цикл повторяется.

Системы управления технологическим циклом, называемые обычно системами программного управления (см. лекцию 8), обеспечивают как последовательную смену технологических операций по мере их выполнения, так и управление каждой из операций, входящих в состав технологического цикла. Таким образом, в порядке управления технологическим циклом, во время выполнения отдельных операций производится необходимая стабилизация параметров техпроцесса на заданном уровне, их программно-следящее изменение, а также решаются задачи автоматической оптимизации техпроцесса в соответствии с его целевой функцией. Вопросы синтеза алгоритмов автоматической стабилизации параметров были разобраны выше. Здесь же мы разбираем вопросы управления последовательной сменой операций в течение технологического цикла.

При разработке алгоритмов управления технологическим циклом его целесообразно представлять в виде последовательности тактов. Содержание операций, производимых системой управления в пределах каждого такта, определяется как комбинацией входных сигналов, поступающих в управляющее устройство в данном такте, так и информацией о состоянии техпроцесса и системы управления в предыдущих тактах. В результате управляющие устройства, обеспечивающие управление технологическим циклом, оказываются по преимуществу последовательностными автоматами. Такие автоматы обеспечивают управление последовательностью тактов работы технологического объекта, причем выполнение большинства тактов связано с использованием информации, полученной по каналам обратной связи при выполнении предыдущих тактов.

Устройство управления технологическим циклом делится на узлы и элементы, находящиеся в иерархической соподчиненности по отношению друг к другу. В его составе всегда имеются отдельные узлы, выходные сигналы которых зависят только от комбинации входных сигналов, поступивших в текущем такте управления. Такие узлы именуются комбинационными автоматами. В основе теории систем управления технологическим циклом лежит логический анализ комбинационных и последовательностных автоматов методами булевой алгебры (см. приложение 2).

5.2. Синтез алгоритмов комбинационных схем управления

Комбинационными схемами управления мы будем далее называть комбинационные автоматы, т.е. управляющие устройства, выходные сигналы которых полностью определяются текущей комбинацией входных сигналов. Такие устройства не обладают свойством памяти, неотъемлемым свойством любых реальных управляющих устройств, реализующих полный цикл автоматического управления. Однако комбинационные схемы непременно входят в состав реальных управляющих устройств в качестве их узлов или элементов.

Входными и выходными сигналами комбинационных схем являются дискретные сигналы двух уровней, высокого и низкого. Сигнал высокого уровня при синтезе схем управления обозначают в виде 1 (единица), а сигнал низкого уровня в виде 0 (нуль). Типичными примерами технической реализации таких сигналов являются замыкание и размыкание контактов релейной схемы управления, подача высокого или низкого потенциала на вход или выход электронной схемы управления, прохождение намагниченного или ненамагниченного участка магнитного диска (дискеты) в зоне считывания информации.

Перечислим основные этапы составления комбинационных схем управления:

1) Определяются все возможные комбинации выходных сигналов (выходных сигналов может быть несколько), соответствующие всем возможным комбинациям входных сигналов, определяющим функционирование управляемого объекта. На основании найденных соответствий входных и выходных сигналов составляется таблица истинности (таблица задания) проектируемого устройства .

2) По полученной таблице истинности, с помощью аппарата булевой алгебры, составляются выражения логических (булевых) функций, реализуемых проектируемым устройством, которые являются его алгоритмом управления.

3) Составляется принципиальная электросхема устройства по формулам полученных логических функций с учетом электротехнических свойств и логических возможностей примененной элементной базы. А в случае применения программируемых логических контроллеров (ПЛК) составляется управляющая программа на одном из стандартных языков программирования (см. лекцию 7).

Методику составления комбинационной схемы рассмотрим на примере синтеза преобразователя кода Грея, заданного таблицей 2.1, в арифметический двоичный код. Такой преобразователь может понадобиться для согласования сигналов кодового датчика положения с УВМ, ведущей обработку числовой информации в двоичном арифметическом коде.

В той же таблице 2.1 приведены кодовые комбинации арифметического двоичного кода, отображающие те же позиции датчика положения, что и заданный код Грея. Эти комбинации соответствуют сигналам, которые должны формироваться на выходе преобразователя кода при подаче на его вход сигналов в коде Грея, формируемых датчиком положения. Следовательно, таблица 2.1 является таблицей истинности синтезируемого преобразователя кода и первичной формой его алгоритма.

При логическом синтезе булевых функций данного преобразователя будем считать, что каждый выходной сигнал является особой функцией четырех входных сигналов, а в дальнейшем учтем интересные для нас связи между данными функциями. Входные сигналы обозначим через Х1, Х2, Х3 и Х4, а выходные сигналы – через Y1,Y2,Y3 и Y4. После этого таблица истинности проектируемого преобразователя кода примет вид таблицы задания (см.таблицу 5.1).

Таблица 5.1

Таблица истинности преобразователя кода

Составление исходного логического выражения по таблице задания производится либо в дизъюнктивной, либо в конъюнктивной форме. При синтезе булевой функции

Y_i = f(X₁, X₂,…X_n) , i=1,2,…m ,

в дизъюнктивной форме, т.е. в виде суммы (дизъюнкции) логических произведений, выписываются все наборы значений аргументов X₁,X₂,…X_n, которым соответствует значение Y_i=1. Затем каждый набор представляют в виде логического произведения (конъюнкции) аргументов Х₁,Х₂,…Х_n или их инверсий, причем в составе конъюнкции оставляют сам аргумент, если в рассматриваемом наборе его значение равно единице, и берут его инверсию, если его значение в рассматриваемой комбинации Х₁,Х₂,…Х_n равно нулю. Формирование логической (булевой) функции Y_i завершается путем суммирования (взятия дизъюнкции) всех полученных указанным способом произведений, которые принято называть минитермами.

В качестве примера получим в дизъюнктивной форме выражение для Y₄. Функция Y₄ равна единице во всех нечетных позициях датчика положения (см.таблицу 5.1). В позиции 1 имеем Х₁=0, Х₂=1, Х₃=0, Х₄=1, что соответствует конъюнкции Сформировав таким способом конъюнкции входных сигналов для всех случаев, когда Y₄=1, и соединив полученные конъюнкции знаками сложения, получим:

(5.1)

Обратим внимание на то, что каждая конъюнкция, входящая в состав выражения (5.1), равна единице только тогда, когда ее аргументы принимают значения, на основании которых данная конъюнкция была сформирована. Так, конъюнкция, если Х₁=0, Х₂=1, Х₃=0,Х₄=1. Следовательно, вычисление значения Y₄ по формуле (5.1) даст Y₄=1 только в тех случаях, когда Y₄=1в таблице 5.1, что и требуется.

При составлении логического (булевого) выражения функции в конъюнктивной форме формируются произведения (конъюнкции) сумм аргументов или их инверсий.

После составления исходного логического выражения булевой функции его следует максимально упростить. Рассмотрим регулярную процедуру упрощения, пригодную для машинной обработки, известную под названием метода Квайна – Мак-Класки. Предварительно заметим, что нет необходимости обязательно подставлять значения Х_i и их инверсий при выписывании наборов значений аргументов, соответствующих Y=1, из таблицы истинности. Ведь принадлежность того или иного значения тому или иному аргументу нетрудно определить по месту расположения единицы или нуля в выписанном наборе. Соответственно, наборы аргументов, подлежащие склеиванию, будут различаться значениями только одного аргумента.

Теперь переходим к изложению методики Квайна – Мак-Класки.

1) Выписывают в столбик наборы аргументов Х₁,Х₂,…Х_n (минитермы) на которых заданная функция равна единице. Минитермы разбивают на группы так, чтобы внутри группы были лишь минитермы с одинаковым числом единиц, а количество единиц в соседних группах было минимально различным. Результаты разбиения на группы минитермов функций, заданных в таблице 5.1, приведены в таблице 5.2. Там же указан ранг минитермов, равный числу входящих в них аргументов.

2) Производят все возможные склеивания минитермов соседних групп, отличающихся значением только одного аргумента. При склеивании на месте аргументов, значения которых в склеиваемых минитермах было различным, ставят прочерк. Вместо двух склеенных минитермов появляется один новый, ранг которого понижен на единицу. Склеиваемые минитермы подчеркивают (см.таблицу 5.2).

Таблица 5.2

Таблица5.3

Минитермы 3-го ранга	Y1	Y2	Y3
Нулевая группа	00-0	00-0	00-0
	-000	-000
Первая группа	0-10	001-	0-10
001-	-010	-010
	100-	10-0
	10-0	1-00
		01-0
		-100
Вторая группа	-110	0-11	-110
011-	1-01	1-10
-011		11-0
0-11
Третья группа	111-
-111
1-11

Таблица 5.4

3) Полученные в результате склеивания минитермы сниженного на единицу ранга помещают в новую таблицу. Так, результаты склеивания минитермов 4-го ранга, приведенных в таблице 5.2, помещены в таблицу 5.3. Вновь полученные минитермы разбивают на группы и по возможности склеивают по прежнему правилу, но только тогда, когда прочерки у них находятся в одних и тех же местах. Результаты склеивания минитермов 3-го ранга разбираемого примера приведены в таблице 5.4. А из минитермов 2-го ранга (см.табл.5.4.) склеиваются только те, которые входят в состав функции Y₃. В результате этого склеивания у функции Y₃ появляется один минитерм 1-го ранга ---0.

4) Если в соседних группах нет минитермов, различающихся значением только одного аргумента, то склеивание невозможно. Анализируя в этом смысле минитермы функции Y4, приведенные в таблице 5.2, мы видим, что они не склеиваются.

5) Минитермы, оставшиеся неподчеркнутыми, т.е. минитермы не подлежащие дальнейшему склеиванию, называются простыми импликантами. Они составляют в своей совокупности минимизированное выражение каждой из логической функций алгоритма синтезируемой комбинационной схемы.

Дальнейшая минимизация производится с помощью таблицы меток. В строках такой таблицы помещают все простые импликанты, а в столбцах – все минитермы высшего ранга минимизируемой функции (в нашем примере – это минитермы 4-го ранга). Далее ставят метки на пересечении каждой строки и столбца, соответствующего минитерму, имеющему в своем составе те же значения аргументов, что и у простого импликанта, представленного в строке (см.табл.5.5 и 5.6). Если какой-либо минитерм покрывается только одним простым импликантом, то последний отмечают звездочкой (см.табл.5.5 и 5.6) и далее именуют существенным импликантом. Последний обязательно включают в минимизированное выражение функции. В разбираемом примере существенными импликантами покрываются все минитермы, так что их достаточно для отображения заданных функций. Если же в таблице меток остаются непокрытые существенными импликантами минитермы, то для них выбирают минимальное покрытие из оставшихся простых импликантов. В заключение заметим, что для функций Y3 и Y4 строить таблицы меток нет необходимости, так как их выражения проверяются непосредственно по таблице задания (табл.5.1).

Таблица 5.5

Таблица меток для функции Y₁

Таблица 5.6

Таблица меток для функции Y₂

6) Минимизированные выражения логических функций, входящих в состав алгоритма комбинационной схемы, переводят в буквенную дизъюнктивную форму по тем же правилам, по каким была получена формула (5.1) для функции Y4, но с учетом того, что прочерк в таблице меток означает отсутствие соответствующего аргумента логической формуле. В нашем примере, проставляя в существенных импликантах, приведенных в табл. 5.5 и 5.6, вместо единицы соответствующий аргумент, а вместо нуля инверсию аргумента и суммируя полученные путем такой подстановки конъюнкции, получим следующие выражения для функций Y1 и Y2:

; (5.2)

. (5.3)

Так как у функции Y3 имеется единственный простой импликант: ---0, то ее логическая формула до предела проста:

. (5.4)

Выражение для Y4 определяется формулой (5.1), поскольку не подлежит, как показано выше, упрощению методом Квайна – Мак-Класки.

Полученные формулы (5.1) – (5.4), являющиеся алгоритмом работы заданного преобразователя кода, удобно использовать при программировании ПЛК на языке списка инструкций IL(см. §8.3). В случае же программирования на языке LD (РКС) или на языке FBD (функциональных блоков) целесообразно предварительно составить по полученным формулам релейно-контактную или соответственно логическую схему управления, с помощью которых удобно программировать на языке LD или соответственно – на языке FBD.

5.3.Схемная реализация релейно-контактных схем

Рассмотрим схемную реализацию комбинационных алгоритмов, полученных в виде набора логических (булевых) функций, с помощью релейно-контактной аппаратуры.

При подаче единичного сигнала (напряжения питания) на вход реле (на его катушку) замыкающие контакты данного реле замыкаются и подключают к источнику питания нагрузку этого реле (например – катушку другого реле). Подключение нагрузки к источнику питания означает подачу единичного сигнала и на выход реле. В этом случае реле реализует функцию логического повторения:

Y=X ,

где Х – входной сигнал реле;

Y – выходной сигнал того же реле.

Здесь учитывается также, что при подаче на вход реле нулевого сигнала (снятия питания катушки) сигнал на выходе также станет равным нулю (нагрузка будет отключена). Если на вход реле поданы параллельно несколько различных сигналов (см. рис. 5.1), то при равенстве любого из них порознь или вместе единице единичное напряжение, т.е. напряжение питания, будет подано на обмотку выходного реле Y, что приведет к подаче напряжения питания на нагрузку его замыкающим контактом Y.

Рис. 5.1. Реализация функции ИЛИ на реле.

Обмотка реле Y потеряет питание, т.е. на вход реле Y будет подан нулевой сигнал, только тогда, когда потеряют питание все реле: Х1, Х2 и Х3, что означает подачу на их входы (на обмотки) нулевых сигналов. Итак, достаточно появиться хотя бы одному единичному сигналу на входе реле Y, как на его выходе также появится единичный сигнал. Таким образом, работа реле Х1, Х2 и Х3 на рис.5.1 соответствует закону логического сложения:

Y=Х1+Х2+Х3,

согласно которому имеем Y=1 при любом единичном значении Х1, Х2 или Х3 порознь или вместе. Тем самым доказано, что логическое сложение (дизъюнкция, функция ИЛИ) схемно реализуется параллельным соединением контактов реле.

Если в цепь нагрузки реле подключены его размыкающие контакты, то при наличии нулевого сигнала на его входе (обмотка отключена от источника питания) на нагрузку реле через размыкающий контакт будет подано напряжение питания, т.е. единичный сигнал. При подаче единичного сигнала на вход этого реле, его размыкающие контакты на выходе разомкнутся и отключат нагрузку от источника питания, т.е. подадут на нагрузку нулевой сигнал. Таким образом, благодаря использованию размыкающих контактов подача на вход Х единичного сигнала приводит к появлению на выходе Y нулевого сигнала и наоборот: подача на вход реле нулевого сигнала приводит к формированию единичного сигнала на его выходе. Это соответствует функции логической инверсии

.

Отсюда правило: логическая инверсия (логическое отрицание, функция НЕ) реализуется размыкающим контактом реле.

Если контакты нескольких реле соединены последовательно и через них подается питающее напряжение на нагрузку, то питающее напряжение будет подано, если все контакты окажутся замкнутыми. Это случится, если на входы реле, которым принадлежат замыкающие контакты, будут поданы единичные сигналы, а на входы реле, которым принадлежат размыкающие контакты, включенные в ту же последовательную цепочку, будут поданы нулевые сигналы. Так, все контакты последовательного соединения, приведенного на рис.5.2., будут замкнуты, если будет реализовано следующее сочетание входных сигналов: Х1=1, Х2=0, Х3=1.

Рис. 5.2. Реализация функции И на реле

Это соответствует реализации функции логического умножения в форме

поскольку в данном случае функция Y равна единице только в случае равенства единице всех сомножителей. Отсюда получаем правило: логическое произведение (конъюнкция, функция совпадения, функция И) схемно реализуется последовательным соединением контактов реле.

При схемной реализации функции Y₁, заданной формулой (5.2), мы сначала вынесем за скобки Х₃:

,

а затем составим релейную схему, реализующую функцию Y₁, по сформулированным выше правилам. Составленная схема показана на рис.5.3.

Рис. 5.3. Реализация Y1 на реле

Рис. 5.3. Схемная реализация функции Y₁.

Существенного упрощения схемы удается добиться при сочетании скобочных форм с мостиковыми структурами для реализации логических формул типа формулы (5.1.), отображающей функцию Y₄.

Y₄

Х₂ Х₄

Х₃ _ _

Х₂ Х₄

Х₃ 1 Х₂

Х₁ _ Y₂

Х₃ Х₂

X₁ X₃ Х₄

+

_ _

Х₂ Х₄

Рис.5.4. Мостиковая реализация функций Y₄ и Y₂.

Непосредственное схемное воплощение формулы (5.1) методом последовательно-параллельных соединений приводит к релейной структуре из 32 пар контактов. Чтобы реализовать Y₄ более экономно, предварительно представим формулу (5.1) в такой скобочной форме:

. (5.5)

Непосредственная релейно-контактная реализация Y4, исходя из формулы (5.5), приводит, как нетрудно подсчитать, к схеме, построенной на 16 парах контактов. Эту схему можно дополнительно упростить, если сначала реализовать первую половину формулы (5.5), как показано на рис.5.4, в качестве сердцевины, к которой пристроить мостики из 4 контактов: (см.рис.5.4). Теперь формула (5.5) реализована только на 12 контактах.

Полученная мостиковая структура (рис.5.4) удобна еще и тем, что ее отдельные участки могут быть использованы для реализации других заданных функций. Так, если в формуле (5.3) вынести за скобки Х4, то получим

. (5.6)

Формула (5.6) содержит составляющую которая уже имеется в составе формулы (5.5), отображающей функцию Y₄. Это дает возможность использовать часть релейной структуры Y₄, реализующей для реализации функции Y₂ (см.рис.5.4). Остальная часть функции Y₂ реализуется обычным способом.

В полученной совместной релейной структуре функций Y₂ и Y₄ дополнительные контакты и X₄, добавленные ради реализации Y₂, не нужны для реализации Y₄. Чтобы функция не была искажена дополнительными релейными цепочками, подобными цепочке необходимо, чтобы в каждой подсоединенной цепочке были взаимоисключающие контакты или группы контактов. Это правило является общим законом объединения релейно-контактных структур. В разбираемом примере взаимоисключающими контактами в составе релейной структуры Y₂ являются контакты Х_{4 и} благодаря которым в точку 1 соединения релейных структур Y₂ и Y₄ никогда не поступит единичный сигнал от клеммы «+» источника питания по цепочке . Единичный сигнал может поступать от клеммы + в точку 1 только по последовательным цепочкам и – X₃, так как во всех остальных цепочках контактов, подведенных к точке 1 со стороны релейной структуры Y₄, имеются взаимоисключающие контакты.

Добавив к релейной схеме рис.5.4 релейную схему рис.5.3 и сформировав с помощью размыкающего контакта сигнал , необходимый для реализации функции Y₃, мы завершим синтез заданного преобразователя кода. Схема такого преобразователя на электромагнитных реле не годится для практического применения ввиду ограниченного быстродействия и недостаточной надежности, но она удобна для использования в качестве алгоритма при программировании ПЛК на языке LD (см. §8.3).

Лекция 6

Алгоритмы управления технологическим циклом (окончание)

6.1. Схемная реализация комбинационных схем на логических элементах

Логическими элементами называют микросхемы малой степени интеграции, реализующие простейшие логические функции 2-4 аргументов. Наиболее распространены логические элементы, реализующие логические функции И (рис. 6.1а), ИЛИ (рис. 6.1б), И-НЕ (рис. 6.1в) и ИЛИ-НЕ (рис. 6.1г). Эти же логические функции реализуются путем применения сходных обозначений при программировании ПЛК на языке FBD (см. §8.3). Поэтому схемы на логических элементах являются удобными исходными алгоритмами при проектировании управляющих программ на языкеFBD.

К логическим элементам относят также микросхемы, реализующие простейшие последовательностные алгоритмы (например, триггеры), но они будут рассмотрены ниже.

Логические элементы И реализуют функцию логического умножения (конъюнкцию). Это означает, что выходной сигнал схемы И равен единице только в том случае, когда все ее входные сигналы равны единице.

Рис.6.1. Схемные обозначения логических элементов

Логические элементы ИЛИ реализуют функцию логического сложения (дизъюнкцию), т.е. сигнал на выходе схемы ИЛИ равен нулю только тогда, когда все входные сигналы равны нулю.

Логические элементы И-НЕ реализуют функцию инверсии логического произведения, а элементы ИЛИ-НЕ – функцию инверсии логической суммы. Таким образом, если логическое произведение равно единице, то элемент И-НЕ выдает нулевой сигнал на своем выходе, а если логическая сумма равна единице, то элемент ИЛИ-НЕ также выдает нулевой сигнал. В противном случае на выходах элементов данного типа формируется единичный сигнал.

В одном корпусе микросхемы обычно имеется четыре логических схемы на два входа каждая, либо три схемы на три входа каждая, либо две схемы на четыре входа независимо от вида элементарных логических функций, которые данные микросхемы реализуют. Если не все входы логической схемы используются в проектируемом устройстве, то неиспользуемые входы следует объединять с используемыми. Так, для реализации функции инверсии необходимо объединить все входы схемы И-НЕ (см.рис. 6.2а). Тогда получим

.

Рис. 6.2. Реализация базовых логических функций на элементах И-НЕ

Если две схемы И-НЕ соединить последовательно, как показано на рис. 6.2б, то вторая схема инвертирует инверсию логического произведения, полученного на первой схеме, так что на выходе второй схемы получим само логическое произведение. Если же на вход схемы И-НЕ подать инверсии интересующих нас сигналов (см. рис. 6.2в), полученных предварительно с помощью опять же схемы И-НЕ, то на выходе получим логическую сумму исходных сигналов согласно закону де Моргана. Таким образом, с помощью элементов И-НЕ можно реализовать все базовые функции булевой алгебры, а следовательно – любые логические функции. Так же универсальны и элементы ИЛИ-НЕ. Элементы других типов, которые при наличии элементов И-НЕ или ИЛИ-НЕ не являются обязательными для реализации алгоритмов управления, имеют, как правило, специальное назначение. Так, элементы И (см. рис. 6.1а) обычно являются усилительными элементами. Их допустимый выходной ток достигает 100мА, в то время как обычные логические элементы имеют допустимый выходной ток до 5 мА.

Пример 6.1. Реализовать на логических элементах преобразователь кода, логические функции которого отображаются формулами (5.2) – (5.5). Один из возможных вариантов схемы приведен на рис 6.3.

Выходные сигналы датчика положения должны быть, прежде всего, инвертированы, чтобы их можно было подать во входные цепи преобразователя как в прямом, так и в инверсном виде. Соответственно, в левой части схемы (рис. 6.3а) показано, как входные сигналы Х1,Х2,Х3 и Х4 инвертируются на логических элементах D1/1, D1/2, D1/2 и D1/4, реализующих функцию И-НЕ в составе микросхемы D1. Схема, производящая непосредственное преобразование кода Грея, в котором работает датчик положения, в прямой арифметической двоичный код, удобный для использования в УВМ, приведена на рис. 6.3б. При построении схемы были учтены возможности использования отдельных ее цепей, реализующих функцию Y4, для реализации остальных заданных функций. Такие возможности видны при сравнении логических формул, реализующих заданные функции. Так, при сравнении выражений (5.5) и (5.6), видно, что у функций Y4 и Y2 имеются общие члены

,

а у функции Y1, согласно выражению (5.2), можно выделить кроме еще и инверсное ему выражение

Реализация самой функции Y4 значительно упростилась, поскольку было принято во внимание, что если обозначить

, (6.1)

То окажется, что

.

Поэтому достаточно реализовать функции а и b по формулам (6.1), а выражения и , необходимые, как видно из формулы (5.5), для реализации функции Y₄, получить путем простой инверсии.

Функция а реализована на элементах И-НЕ D2/1, D2/2 и D3/1. На выходах D2/1 и D2/2 получены соответственно инверсии произведений входных сигналов X₁ и , а также и X₃. На выходе D3/1 получена, в свою очередь, инверсия произведений входных сигналов схемы D3/1, т.е. получено:

.

Аналогично на выходе D3/4 получено:

.

На выходах элементов D3/2 и D5/1, на входы которых поступают сигналы b и а,получены, соответственно, сигналы .и . Далее, с учетом того, что из формулы (5.5) следует

,

реализуем функцию Y₄ аналогично тому, как ранее реализовали функции а и b Однако на выходе структуры, реализующей Y₄, ставим вместо элемента И-НЕ усилительный элемент И (элемента D6). Поэтому на первом выходе D6 получаем . Аналогично на втором сверху выходе D6 получаем , подав на его вход сигнал X₄, в то время как Y₃ .

Инверсные сигналы на выходах нашей схемы позволяют организовать индикацию посредством сигнальных ламп. Действительно, если имеет место, например, Y₄=1, то =0. Выходной потенциал элемента D6/1 близок к нулю и к лампочке HL4 приложено почти все напряжение питания. Следовательно, при Y₄=1 лампочка HL4 будет светиться. Так же будут светиться остальные сигнальные лампы. Если же необходимо получить на выходах схемы проектируемого преобразователя прямые сигналы Yi, то полученные сигналы следует дополнительно инвертировать.

Функция Y₂ легко реализуется подобно функции а, если обратить внимание на то, что выражение (5.6) преобразуется к виду

.

При реализации функции Y₂ инверсию произведения берем с выхода D2/3, а инверсию произведения аХ₄ формируем на выходе элемента D4/2. Далее формируем выходной сигнал на первом выходе элемента D7 аналогично тому, как формировался выходной сигнал на первом выходе D6.

Реализация функции Y₁ проводится аналогично, но с учетом того, что выходной сигнал элемента D2/3 – это

,

а инвертируя его на элементе D4/1, получаем .

Вход C1 используется для синхронизации работы преобразователя кода с остальной системой управления.

Рис. 6.3. Схема преобразователя кода на логических элементах

6.2. Синтез алгоритмов последовательностных автоматов

Последовательностными автоматами называют управляющие устройства, выходные сигналы которых зависят не только от комбинации входных сигналов, имевших место в текущем такте технологического цикла, но и от комбинаций входных сигналов, имевших место в предыдущих тактах и повлиявших на внутреннее состояние автомата. Так, при перемещении рабочего органа станка по линейной траектории и достижении заданной точки рабочей зоны станка, система программного управления переходит к выполнению нового кадра программы, в котором может быть задано опять же перемещение по линейной траектории, но в другом направлении и с другой скоростью. Сигналом к переходу на отработку нового кадра программы является в этом случае совокупность сигналов датчиков положения о достижении заданной точки в пространстве.

В простейших последовательностных автоматах, которые далее будем называть просто автоматами, программа работы жестко закладывается в конструкцию автомата и определяет последовательность смены его состояний, или тактов. Каждое состояние автомата характеризуется отличным от соседнего состояния способом реагирования на поступающие входные сигналы. Переход от одного состояния к другому определяется как комбинацией входных сигналов, так и конкретным состоянием, в котором находится автомат. Самым простым способом смены состояний является случай, когда все состояния (или такты) пронумерованы и их смена производится в порядке возрастания (или уменьшения) номеров. Запоминание состояний автомата обычно производится с помощью двоичных элементов памяти, таких как электронный триггер или электромагнитное реле. Число состояний, которые можно запомнить с помощью совокупности из m таких элементов достигает

М=2^m,

так что количество запоминающих элементов m выбирается исходя из неравенства

m ≥ log₂M, (6.2)

где M – количество состояний, которые подлежат запоминанию.

Рис.6.4. Общая структура последовательностного автомата

Если обозначить через Х совокупность сигналов обратной связи (входных сигналов), поступающих от ТО, через Y- совокупность сигналов управления (выходных сигналов), подаваемых на ТО, через Z – совокупность внутренних управляющих сигналов, отображающих текущее состояние автомата, то окажется, что одним и тем же значениям Х соответствуют различные значения Y, если при тех же Х значения Z различны.

Общая структура последовательностного автомата приведена на рис. 6.4. Видно, что автомат состоит из двух основных блоков: арифметико-логического устройства (АЛУ) и устройства формирования состояний (УФС). Блок АЛУ является комбинационной частью последовательностного автомата. Он производит заданные арифметические и логические операции над входными сигналами Х^t и управляющими сигналами Z^t-1, причем у простейших автоматов производятся только логические операции. Устройство формирования состояний автомата (УФС), действуя посредством совокупности управляющих сигналов Z^t-1, задает операции которые должно произвести АЛУ над входными сигналами Х^t в текущем рабочем такте. Выходные сигналы АЛУ подразделяются на две группы: Y^t и Z^t , причем индекс t означает момент времени или номер такта, в котором были выработаны данные сигналы. Сигналы Y^t – это управляющие сигналы, подаваемые на технологический объект, а сигналы Z^t - это внутренние управляющие сигналы, характеризующие внутреннее состояние автомата. Они подаются, совместно с некоторыми сигналами Y^t, в УФС и там запоминаются. Далее эти сигналы обрабатываются в соответствии с действиями, предусмотренными очередным кадром управляющей программы УП, и подаются на вход АЛУ после прихода очередного тактового импульса С на вход синхронизации. Синхронизация предотвращает подачу управляющих сигналов Z^t-1 до того, как они будут полностью сформированы в УФС. После того, как они сформируются и будут поданы в АЛУ, в УФС смогут поступить новые сигналы Z^t и Y^t , сигналы следующего такта управления. Следовательно, управляющие сигналы Z^t-1 на входе АЛУ относятся к предыдущему такту работы АЛУ, что и отражается индексом t-1.

У простейших автоматов внешняя УП после задания режима работы в УФС не поступает. Их поведение в технологическом цикле целиком определяется распределением сигналов Y^t и Z^t, которые поступают в УФС и там запоминаются. После подачи тактового импульса на вход С совокупность сигналов Z (часть которых может совпадать с выходными сигналами Y) поступает на входы АЛУ, задавая логические операции, которые оно должно совершить в течение нового рабочего такта. У очень простых автоматов, работающих по принципу асинхронного управления, особый генератор тактовых импульсов отсутствует, а гонка импульсов предотвращается тем, что при любых переходах из одного состояния в другое допускается изменение значения только одного сигнала из всей совокупности внутренних управляющих сигналов Z. В этом случае изменение очередного сигнала z_i из совокупности Z является как бы синхронизирующим импульсом, задающим функционирование АЛУ в новом такте t_i+1 работы автомата.

Алгоритм последовательностного автомата удобно составлять исходя из структурной схемы, приведенной на рис. 6.4. На этой схеме АЛУ является комбинационной частью автомата, а УФС включает в себя запоминающие устройства (ЗУ), задающие посредством сигналов Z^t-1 режим работы АЛУ в каждом рабочем такте автомата в течение технологического цикла. В простейших автоматах сигналы Z^t-1 – это сигналы Z^t и, возможно, часть сигналов Y^t, сформированные в предыдущем такте автомата и запомненные в УФС. Следовательно, составление алгоритма простого автомата естественным образом разделяется на два этапа. На первом этапе составляется алгоритм функционирования АЛУ в виде

Y^t = f1(X^t ,Z^t-1); Z^t = f2(X^t ,Z^t-1)

по правилам составления комбинационных схем, а затем на втором этапе уточняется структура ЗУ в составе УФС и порядок формирования синхронизирующих импульсов. Функцию Y^t принято называть функцией выходов, а функцию Z^t – функцией переходов от состояния к состоянию автомата.

В качестве примера синтеза простого автомата рассмотрим составление схемы триггерной ячейки, являющейся основой микропроцессорных запоминающих устройств. Простейшей триггерной ячейкой является асинхронный RS-триггер. Это ячейка с двумя входами, R и S, и с двумя выходами: прямым выходом Q и инверсным выходом . По сигналу S =1 (Set – установка) RS-триггер устанавливается в единичное состояние, которому соответствует . По сигналу R=1 (Reset – сброс) RS-триггер сбрасывается в нулевое состояние, которому соответствует . Когда на одном из входов RS-триггера имеется единичный сигнал, на другой вход должен быть подан нулевой сигнал. Одновременная подача единичных сигналов на оба входа RS- триггера не допускается. При наличии на обоих входах RS-триггера нулевых сигналов, его состояние не изменяется. Таким образом RS-триггер является последовательностной управляющей ячейкой, характеризующейся двумя различными внутренними состояниями, каждое из которых целесообразно обозначать сигналом на прямом выходе: Q=1 и . В такую ячейку можно записать и в ней хранить информацию, не превышающую 1 бит (см. §2.1). Триггер – это стандартная ячейка ОЗУ для хранения информации в 1 бит.

Таблица 6.1

Таблица выходов RS-триггера

Rt	St	Qt-1	Qt		Режим
					Хранение информации Qt=Qt-1
					Запись 1 Qt=1
					Запись 0 Qt=0
			*(1) *(1)	*(1) *(1)	Запретная комбинация =Qt

Функционирование RS-триггера может быть отображено таблицей выходов 6.1. В табл. 6.1 видно, что при R=0 и S=0 RS-триггер сохраняет свое состояние неизменным, т.е. хранит ранее записанную информацию: либо Q=0, либо Q=1. При подаче сигнала S^t=1 на выходе устанавливается Q^t=1, вместо Q^t=0 или сохраняется Q=1. Аналогично при подаче R^t=1 на выходе устанавливается Q =0. Запретность комбинации R=1 и S=1 (одновременно) означает, что клетки со звездочками можно заполнять произвольно, так как при нормальной эксплуатации RS-триггера одновременное поступление R=1 и S=1 исключено. При реализации RS-триггера на элементах ИЛИ-НЕ наиболее простая схема получается, если вместо звездочек проставить нули, а при реализации на элементах И-НЕ из тех же соображений лучше поставить вместо всех звездочек единицы, что и сделано. Составление по таблице 6.1 логических формул (см. §5.2) для функций Q^t и приводит к следующим выражениям:

(6.3)

(6.4)

Вторые части формул (6.3) и (6.4) позволяют непосредственно по ним получить схему RS-триггера на элементах И-НЕ, приведенную на рис. 6.5. Действительно, на выходе имеем:

,

а на выходе Q^t соответственно получим

,

что соответствует выражению (6.3).

Q^t

Рис. 6.5. Схема RS-триггера на элементах И-НЕ

Аналогично проверяется правильность выражения (6.4) относительно выхода схемы рис.6.5.

Лекция 7

• ⇐ Назад
• 1
• 2
• 3
• 456
• 7
• 8
• 9
• Далее ⇒