Лекция №8. Тіркелген жылжымалы сандық сигнал процессорлары

Дәріс мазмұны:TexasInstrumentsфирмасының тіркелген жылжымалы сандық сигналды өңдеу процессорларының төрт ұрпағы, олардың архитектурасының ерекшеліктері, түрлі қосымшаларды қолданылуы.

Дәріс мақсаты:тіркелген жылжымалы сандық сигнал процессорларының төрт ұрпағының архитектура ерекшеліктерін үйрену, оның түрлі ауданда қолдану мүмкіншілігін бағалау.

Заманауи сандық сигнал процессорларының (ССП) арифметикалық операциялары тіркелген немесе құбылмалы жылжымалы арифметикасын қолдануы- мен жиі орындалады.Кейбір кезде жоғарыда аталған екі арифметика артықшылығын біріктіретін құбылмалы жылжымалы блогты арифметика қолданылады.

Сандық сигналды өңдеуде (ССӨ) ең көп қолданысқа ие жылдам әрі қымбат емес тіркелген жылжымалы арифметика, мысалы, компьютер дисководтары мен ұялы телефондарын массалық өндіріс үшін ССП-н қолдану кезінде. Бірақ та, сандық көрсетілімнің мұндай формасы кезінде олардың диапазоны шектеулі, ал шешуші жүйе толып кету мәселесімен зақымдалған, сол себепті мәліметтерді өңдейтін масштабталуды енгізу керек.

Құбылмалы жылжымалы процессорлар мәліметтердің нақты көрсетілімі кезінде үлкен динамикалық диапазонда жұмыс істейді, бірақ құбылмалы жылжымалы ССП архитектурасы қиын, нәтижесінде олар кристалл мен құнының үлкен өлшеміне ие болады.

Бұдан әрі Texas Instruments фирмасы өндіретін TMS320 жанұялы жылжымалы тіркелген типті сандық сигналды процессорлардың төрт ұрпағының архитектурасы қарастырылады. Процессордың төрт ұрпаққа бөлінуі тарихи себептерге, архитектуралық ерекшеліктеріне және есептеу эффектісіне негізделген.

ССП-ның бірінші ұрпағына TMS320C1x жанұясы жатады. Бұл жанұяның мінездемелік көрсеткіші 16-разрядты TMS320C10К процессоры болып табылады, ол 200 нс-тан көп емес командалық цикл ұзақтығындағы 1 секунд ішінде 5 млн.операцияны орындауға әрекетті. Процессорда екілік толықтыру кодты жылжымалы тіркелген арифметика жүзеге асырылады. Процессор сегіз 16-разрядты енгізу порты мен сегіз 16-разрядты шығару мәліметтерін адрестейді [ 7 ].

Процессор негізіне жоғарғы икемділікпен тезәрекеттілікке жету үшін модифицияланған гарвардты архитектура қойылған, оларды командалар орындалуы мен таңдау процессі уақыты кезінде біріктіруге рұқсат етеді, және де программа жадысы мен мәліметтер жадысы арасындағы байланысты орындайды.

Программа жадысы 1536×16 разрядты көлемі бар тұрақты есте сақтау құрылғысында (ТЕСҚ)жүзеге асырылады және кристалл ішінде (TMS320C10 процессоры) және сыртында (TMS32010 процессоры) орналасуы мүмкін. Максималды тезәрекеттілік сақталуымен 4096×16 разрядты жалпы көлеміне дейін ішкі жадының үлкеюіне мүмкіншілігі бар.

14 суретте TMS320C10 процессор операциялық блогының құрылымдық сұлбасы көрсетілген.

14 сурет

14 суретте көрсетілгендей, процессордың құрамында көлемі 288 байт оперативті есте сақтау құрылғысын (ОЕСҚ) және төрт негізгі арифметикалық түйіні: арифметикалық-логикалық құрылғы (АЛҚ), аккумулятор, көбейткіш және ығысу құрылғысын қамтитын мәліметтер жадысы бар.

АЛҚ32-разрядты сөздердің қосу, азайту және логикалық операцияларын орындауға негізделген. Бір операнды аккумулятордан алынады, екіншісі не көбейткіш өндіретін регистрдан (Р) не 0-15 разрядқа солға ығысу тізбегінің мүмкіндігімен ішкі мәліметтер шинасынан алынады. Операция нәтижесі аккумуляторға енгізіледі. Параллельді ығысу құрылғысы (0,1,4 ығысуы) өндіруші нәтиженің масштабталуы үшін мәліметтер жадысына аккумулятордың үлкен разрядтарымжазылуы кезінде қолданылады.

Мультиплексор (MS) арқылы процессор адрестеудің екі әдісінің бірін қолдана алады: тікелей және қосалқы. Бірінші әдіс кезінде ұяшық жадысының адресі команданың жеті кіші разрядты сөзінен және бетті (DP) көрсететін бір разрядтан құрылады. 15 суретте көрсетілгендей, мәліметтер жадысы сұлба бойынша топтарға бөлінеді.

Қосалқы адресация режимінде мәліметтер жадысының адресі ретінде сегіз кіші разрядты қосымша регистрдің (ARO немесе AR1) бірі қолданылады. Осы қосымша регистр нұсқаушы қосымша регистр (ARP) көмегімен таңдала- ды. Мәліметтерді уақытша сақтау үшін немесе циклдарды ұйымдастыру үшін ортақ регистр ретінде қосымша 16-разрядты регистрларды қолдануға болады.

Ұяшық жадысының нөмірі

0 бет (DP = 0) 0 - 127

1 бет (DP = 1) 128 – 144

15 сурет

Процессорды басқару блогының құрамына (суретте көрсетілмеген) басқару құрылғысы, программалық есептегіш, төрттен көп емес енгізу тереңдікті стекті жады кіреді. Программалық есептегіш пен стек тұтынушы- ларға программа-астыны шақыруға және үзілісті, өтулерді ұйымдастыруға мүмкіндік береді.

Процессордың команда жинағы ССӨ түрлі алгоритмін жүзеге асыруға және бөлек биттерге әсер етуге мүмкіндік береді. Команда жүйесі 60 команда- ны құрайды, оның көбісі бірциклды болып табылады. Команда алты топтан тұрады: аккумулятормен, индексті регистрлермен, нұсқаушы-регистрлермен, көбейткіш блокпен, тармақталуды және басқаруды ұйымдастыру үшін, енгізу- шығару және жадыға хабарлау жұмысы [ 4 ].

Уақыттық циклы 25 нс көп емес TMS320C5х жанұясыекінші ұрпақтың ССӨ процессоры болып табылады. Бірінші жән екінші ұрпақтың ССӨ процессоры команда жүйесі бойынша бірігеді және архитектура жағынан да ортақ байланысы бар, бірақ та екінші ұрпақтың процессоры үлкен функционалды мүмкіндігі мен аз қуат тұтынуын игереді. Одан қалса, оларда үлкен көлемді құрылу жадысы (TMS320C50 процессорында екі еселі ОЕСҚ көлемі 20 Кбайт, ал ТЕСҚ-4 Кбайт) және ССӨ алгоритмін эффектілі орындауда қолдау үшін көп арнайы командасы бар. Мысалы, арнайы команда құрамына көбейткіш командасы және мәлімет ығысу бар (MACD) жинағышы кіреді, оны қайталау командасымен (RPT) біріктіру кезінде белгілі бір уақытты үнемдейтін КИХ-сүзгішін жүзеге асыруға мүмкіндік береді. Биттерді инверттелуімен адрестеу мүмкіншілігі Фурьенің жылдам түрленуі (ФЖТ) кезінде пайдалы. Нәтижесінде екінші ұрпақтың процессорының есептегіш өндірісі бірінші ұрпақ процессорының өндірісіне қарағанда 4-6 есе жоғары.

TMS320C54х жанұясымен мінезделетін үшінші ұрпақтың жылжымалы тіркелген ССӨ процессорының өндірісі (секунд ішінді 66 млн. команда) қосымша команданы эффекттілі қолдануы есебінен алдыңғы ұрпақтың процессорына қарағанда жақсысы болып табылады. Екінші ұрпақтың процессорымен салыстырғанда үшінші ұрпақ процессоры үш ішкі мәліметтер шинасымен жән бір программа шинасымен ерекшеленеді. Процессордың мұндай ішкі ұйымдастырылуы команданың параллель орындалуына жоғарғы дәрежеде қамтамасыз етуге мүмкіндік береді. Сол себепті жанұяға жоғары мамандандырылған команда жүйесі және ішкі жадының ұлғайған көлемі қасиетті.

16 суретте үшінші ұрпақтың TMS320C54х жанұялы жылжымалы тіркелген ССӨпроцессорының архитектурасы көрсетілген.

16 сурет

Төртінші ұрпақты жылжымалы тіркелген көптегенССПсандық байланыста және сандық аудиода қолданылады. Арнайы командаларды қолдану есебінен мұндай процессорларды адаптивті фильтрация (эхобәсеңдеткіш және телекоммуникация аумағында адаптивті тегістеу) алгоритмін реализациялау үшін және Витерби декодерлеуін қолдау үшін қолдануға болады. Одан бөлек, бұл процессорлар төменгі энергия шығынына ие.

Төртінші ұрпақтың (TMS320C62х жанұясы) жылжымалы тіркелген ССӨ процессорлары VLIW архитектурасына негізделеген.

Процессор ядрасы екі тәуелсіз арифметикалық трактқа ие,әрқайсысын- да төрт операциялық блок бар: логикалық құрылғылар, ығысу сұлба/логика- лық құрылғы, көбейткіш және мәлімет адресінің құрылғысы. Әдетте процессор жадыдан бір рет үшін сегіз 32-биттік команданы орындайды, сол себепті сөздің ұзындығы 256 битке тең болады (өтеүлкен ұзындық). Әрбір трактте төрт сегіздік операциялық блок қосындысы бар процессор бір тактіде параллель сегіз командаға дейін орындай алады. Одан басқа мәнді программа- лық жады процессорында екідәрежелі кэш-жадыға ие: 2 дәрежелі 4 Кбайт және 64 Кбайт-қа.

VLIW архитектурасының артықшылығы – бұл қарапайымдылығы мен мәнді есептеу эффектілілігі.Процессорларды жоғарғы өндіруші жанұясы TMS320C62х (1 секунд ішінде 1,6млрд.операция) жәнеқұралдық заттардың кең жиынтықты бар болуы оларды жоғарғы өндірістегі сигналдарды өңдеуді қажет ететін тапсырмалардың үнемді шешімі үшін қолдануға мүмкіндік береді. Процессорларды қолдану аумағы: медициналық диагностика, сандық абоненттік желі, өшірілген рұқсат модемі және басқа да қосымшалар[ 3 ].

Дебиеттер тізімі

1. Солонина А.И. и др. Основы цифровой обработки сигналов: курс лекций. - СПб: БХВ - Петербург, 2005. - 768 с.

2. Куприянов М.С., Матюшкин Б.Д. Цифровая обработка сигналов: процессоры, алгоритмы, средства проектирования.- СПб: Политехника, 1999.- 592 с.

3. Айфичер Эммануил, Джервис Барри. Цифровая обработка сигналов: практический подход. - М.: Издательский дом «Вильямс», 2004.- 992 с.

4 Смит, Стивен. Цифровая обработка сигналов. Практическое руководство для инженеров и научных работников. - М.: Додэка-ХХI, 2008. – 720 с.

5. Сперанский В.С. Цифровые сигнальные процессоры и их применение для формирования и обработки сигналов: учебное пособие. – М.: МТУСИ, 1997. – 92 с.

6. Солонина А.И. и др. Алгоритмы и процессоры цифровой обработки сигналов - СПб: БХВ - Петербург, 2001. - 464 с.

7. Корнеев В.В., Киселев А.В. Современные микропроцессоры. – М.: НОЛИДЖ, 1998. – 240 с.

8. Гольденберг Л.М. и др. Цифровые устройства и микропроцессорные системы. Задачи и упражнения: учебное пособие.-М.: Радио и связь, 1992. -256 с.

9. А.Оппенгейм, Р.Шафер. Цифровая обработка сигналов. М.: Техносфера, 2006. – 856 с.

• ⇐ Назад
• 1
• 2
• 3
• 4
• 5
• 67