Комбинацияланан логикалы (исынды) слбаларды синтездеу

рнектерді крделілігіне байланысты рылатын схема да крделі болып шыады. Сондытан, кптеген жадайда схема руа пайдаланылатын логикалы рнекті арапайым трге келтіру (яни, минимизациялау) керек болады.

Минимизация жргізуді бірнеше жолы бар, енді соларды арастыралы.

1.1.4.1.1 Тікелей трлендіру тсілі

Бл тсілмен логикалы функцияларды трлендіру (минимизациялау) функция рамындаы крші термдерді тауып, олара логика алгебрасыны жоарыда келтірілген задары мен задылытарын тікелей пайдаланып біріктіру арылы жзеге асырылады. Крші термдерге бір аргументіні ана айырмашылыы бар термдер жатады.

1.1.4.1.2 Карно картасы арылы трлендіру

Карно картасы – логикалы рнектерді минимизациялауа ыайлан-дырылан, функцияны кестелі суреттеліміні ерекше трі. Жоарыда алын-ан мысалдаы функцияа рылан Карно картасы 1.1-суретте келтірілген.

	X1
X2

		X0

1.1 Сурет

Карно картасында крші термдер бірден кзге тседі: келтірілген картаны 1-, 3-, 5-, 7-яшытарындаы бірліктерді зара бірігіп, нтижесінде одан X0 ана алатындыы жне 4-яшытаы бірлікті тек ана 5-яшытаы бірлікпен бірігетіндігі крініп тр.

Трт аргументті функцияа арналан Карно картасыны трі 1.2-суретте келтірілген.

	X2
X3
			X1


		X0

1.2 Сурет

1.1.4.1.3 Арнайы трлендіргішті пайдалану

Цифрлы рылыларды моделдеуге арналан бадарламаларда мысалы, Electronics Workbench моделдеу жйесінде минимизациялау жмысын орындайтын арнайы трлендіргіш (Logic Converter) орналастырылан.

7 Емтихан билеті

1. Матрицалы дешифраторды синтездеу.

Матрицалы дешифратор – шыыс функциясы андай да бір минтермге те болатын k блек іске асырылан [n,1] полюстіктеріні бірігуі.
n=3 (шразрядты) k =2³ =8 дешифраторды синтездеу керек болсын.
2- кестеде шынды кестесі крсетілген

Жеке функцияларды трлері:

F₀= F₄=

F₁= F₅=

F₂= F₆=

F₃= F₇=

2. Дешифраторды ЖНЕ исынды элементтердегі жмыс істеуі.

Шифраторды шартты белгісі 3-суретте крсетілген

3-сурет

• Дешифратор.

Дешифратор – бл кп шыысты комбинациялы логикалы схема (КЛС), мнда айнымалыларды кірістегі рбір комбинациясына шыыстарды тек біреуіндегі бірлік сигнал сйкес келеді.

Екілік дешифратор екілік кодты «k-дан 1» кодына трлендіреді.

ЭЕМ-де дешифратор арналы коммутация шін, такті нмірін, жады яшыыны адресін дешифрлау шін олданылады.

n кірісі жне k шыысы бар.

Дешифраторды кірістері разрядты 1,2,4,8… екілік салматарымен белгіленеді, шыысы – оларды озуын тудыратын теру номерлерімен белгіленеді. 2.24 суретте шразрядты дешифраторды шартты белгіленуі крсетілген. Дешифраторда кейде уаытты белгілі бір интервалында шыыс сигналды жасалуына рсат беретін стробтау операциясы орындалады.

4-сурет

- кірістегі екілік айнымалылар.

Дешифраторларды р трлі элементтер базисінде руа болады.

Мысалы, «ЖНЕ» кіріске тура жне инверсті кіріс сигналы беріледі.

Дешифраторды трызуды ш дісі оланылады:

а) сызыты немесе матрицалы;

б) пирамидалы немесе ааш трізді;

в) тікбрышты немесе сатылы.

3. ЖНЕ-ЕМЕС шін мультиплексор слбасы

Мультиплексор

Мультиплексор – бір шыысы бар кпкірістік КЛС, жалыз орта шыыс шинасын, екілік кодпен берілген басарушы сигнала байланысты, кірістерді біреуіне осады (7- суретті ара).

Мультиплексор параллелді кодты тізбектейтін кода трлендіру, кодтарды салыстыру шін жне т.б. олданады.

Микросхемалар серияларында келесі мультиплексорлар олданылады:

а) 4 те 1 (n=4 k=2 );

б) 8 да 1 (n=8 k=3);

в) 16 да 1 (n=16 k=4).

4 тен 1 мультиплексорын растырайы.

n=4, k=2 шін (n=2^k) жеке функция трі келесідей болады:

7-сурет

ЖНЕ-ЕМЕС негізіндегі жеке функциялар (Де Морган теоремасы бойынша трлендірілген) келесі трде болады:

x₁=

«ЖНЕ-ЕМЕС» элементтері негізіндегі схема 2-суретте крсетілген.
1-сурет 2-сурет

5.1-суреттегі схемада екі кірісті ЖНЕ-ЕМЕС логикалы элементі дешифраторды шыыс сигналдарымен басарылады, ал дешифраторды кірісіне адрестік сигналдар берілген болатын. Сонымен, дешифратор кмегімен екі кірісті ЖНЕ-ЕМЕС логикалы элементтеріні бірі тадалынады, жне сол арылы жне екінші сатыдаы ЕМЕС логикалы элементі арылы апарат шыыса беріледі. Жне бл жадайда мультиплексор жылдамдыы дешифратордаы жне екі ЖНЕ-ЕМЕС логикалы элементтердегі сигналдарды таралуыны бгелу осындысымен аныталады.

а) )

Сурет - 5.1. Мультиплексор схемасы (а) жне оны шартты-графикалы белгіленуі ()

№ 8 Емтихан билеті

1. ЖНЕ – ЕМЕС шін мультиплексор слбасы

2. Мультиплексорлар жмыс принципі

3. эмиттерлі байланысан логика ЭСЛ – слбалары

1. ЖНЕ – ЕМЕС шін мультиплексор слбасы

Х1	Х2	У

Мультиплексор. Мультиплексор деп апаратты бірнеше кіріс каналынан бір шыыса тасымалдауды басаратын рылы. Мультиплексорда апаратты кірспен оса, адрестік (басарушы) кіріс жне мультиплекор жмысына рсат беруші стробтаушы кіріс бар. Адрестік кірістегі сигналдар дл азір апаратты кірістерді айсысышыыспен осыланын анытайды. детте m апаратты кірістермен n адрестік кірістер арасында m = 2ⁿ атынасы орнаан.

1 стробтаушы, 2 адрестік жне 4 апаратты кірістері мультиплексор жмысын логикалы тедеумен баяндауа болады:

мнда Е – стробтаушы кірістегі сигнал, оны белсенді дегейі мультиплексор жмысына рсат береді.

Жмыса рсат беруші Е стробтаушы кірісіне логикалы 1 сигналы берілсе (E=1), онда x_i апаратты жне a_j адрестік сигналдарды мніне арамастан (i = 0, 1, 2, 3 жне j = 0, 1) мультиплексорды шыыс сигналы нлге те болады.

Басаша айтанда Е стробтаушы сигнал кмегімен тадалан кірісті шыыспен жалануына рсат беруге немесе бермеуге болады, яни мультиплексор рекетін бгеуге болады.

(5.1) рнегіне сйкес жмыс істейтін мультиплексорды схемасы жне шартты-графикалы белгіленуі 5.1-суретте крсетілген.

а) )

Сурет - 5.1. Мультиплексор схемасы (а) жне оны шартты-графикалы белгіленуі ()

2. Мультиплексорлар жмыс принципі

Мультиплексор – ЭЕМ функционалды тйіні, m –кірістерді бірінен n –разрядты кіріс сигналын n – разрядты шыыса коммутациялауа арналан.

Мультиплексор есептеу машинасында олданылады, мысалы, апаратты андай кзінен апарат процессор кірісіне келіп тседі, саны анытайды (апарат кзі – процессорды ызмет етуші регистрлері, L1 дегейлі КЭШ жады, жедел жады, винчестер, сырты ЕС жне т.б.)

3 разрядтан 2 каналды мултьтиплексорды базалы слбасы:

2.24 – сурет. 3 разряд бойынша 2 каналды мультиплексор

мндаы A₀ – мекендік шина, егер

A₀= 0 (яни =1), онда апарат 0-ші каналдан абылдайды;

A₀= 1 (яни =0), онда апарат 1-ші каналдан абылдайды.

X_ij – апарат арналары.

3. эмиттерлі байланысан логика ЭСЛ – слбалары

ЭСЛ технологиясы ТТЛ технологиясы сияты биполярлы, яни элементтері биполярлы рылымдардан жасалады. ЭСЛ элементтеріні негізі «ток ауыстырышы» деп аталады, Немесе-Емес (3-сурет); 1-шыысында логикалы НЕМЕСЕ-ЕМЕС, ал 2-шыысында – НЕМЕСЕ логикалы функциясы бар.

Жасалан санды ЭСЛ ИС- ішінде К500 жне К1500 сериялы микрослбалар ке таралады, блар МС 10000 мен 100К микрослбаларыны функционалды аналогы.

К500 сериялы микрослба істік шыыста пластмасслы жне керамикалы орапта шыарылады, ал К1500 сериялы микрослба негізінен керамикалы орапта шыыстары планарлы болып дайындалады.
Негізінде ЭСЛ элементтеріні екі не ш кірісі бар. Кіріс санын кбейту кіріс паразисттік сиымдылыын сіреді, бл жылдамдыты тмендетеді.

ЭСЛ схемаларыны кіріс кедергісі тмен боландытан жылдамдытары жоары жне активті режимде жмыс істейді, кіріске тскен бгеттер кшейеді. Бгеуіл тзімділігін жоарылату шін коллекторлы орек кзіні шинасын жуан жасайды жне жалпы шинамен байланыстырады.
3-сурет - ЭСЛ базалы элементі

ТТЛ схемаларымен салыстыранда ЭСЛ схемалары жоары жылдамдыта, біра бгеуіл тзімділіктері тмен. ЭСЛ схемалары кристалда кп орын алады, кп уат олданып шыыс транзисторы ашылып лкен ток жреді. Осы технология бойынша жасалан схемалар о кернеулі орек кзін пайдаланатын баса технология схемаларымен зара байланыспайды.

9 ЕМТИХАН БИЛЕТІ

1. Демультиплексорлар жмыс принципі.

Бір кіріске тсетін апаратты N шыыса басарылатын коммутацияны іске асыратын функциональды тйіншікті демультиплексор дейміз.Сонымен демультиплексор мультиплексорды іске асыратын операциясына кері операция. Демультиплексорді жалпылама слбасы

крсетілген.

Жалпы жадайда шыатын желілерді саны N адрестік кірістерді n санымен аныталады жне N=2ⁿ те. n=2 жадай шін демультиплексорді жмыс істеуі крсетілген аиат кестесіне сйкес іске асырлады.

Аиат кестесі- а) жне 4-канальдыдемультиплексорды функциональды слбасы -б)Аиат кестесінен демультиплексордысипатама тедеуін жазамыз:

Бл тедеулерге сйкес демультиплексорды функциональды слбасы (б суретте) келтірілген. Оны рамында екі инвертор жне трт «ЖНЕ» элементі бар.Демультиплексора и дешифратора Аиат кестесін жне функциональды слбасын салыстыра отырып, оларды функциясыны сас екенін жеіл круге болады.Егер функция X=1траты болса, онда мультиплексор дешифраторды функциясын орындайды.Дешифратор мен демультиплексорды микросхемалары ИЕ деген бірдей шартты белгісі бар, орындайтын функцияларыны састыын еске ала отырып,оларды «Дешифратор-демультиплексор» деп атаймыз жне дешифратормен демультиплексорды екеуні де функциясын орындай алады.

2. Цифрлы компараторлар жмыс принципі.

Цифрлы компараторлар-екі санны те екендігіні немесе айсысыны лкен екендігін анытайтын салыстыруды универсаль рылысы болып саналады.

Екі бір разрядты санды салыстыру арапайым есебін карастырайы. Бл жмысты іске асыратын бір разрядты компараторды слбасы крсетілген.

Бл слбаны жмыс істеу принципін арастыранда мыныны: егер a_i<b_i, сонда

a_i = 0, алb_i = 1 жне керісінше екенін еске алу керек. Кп разрядты сандарды салыстыру шін келесі алгоритм олданылады. Басында лкен разрядтарыны мні салыстырылады. Егер олар р трлі болса,онда бларды салыстыру нтижесін солар анытайды. Егер олар те болса, онда одан кейінгі кіші разрядтарды, таысы басалар.Цифрлы компараторлар жеке микросхема трде шыарылады. Мысалы, К561ИП2 екі 4-разрядты санды тесіздік табасымен анытайды.

Суретте оны ШГБ (шарты графикалы белгісі) келтірілген. рылыны екі салыстыратын санны разрядын сіру асиеті бар. Мысалы, 8-разрядты сандарды салыстыру шін екі тртразрядты микросхемаларды олдануа болады.Бл масатта МС К561ИП2 ш осымша кіріс арастырылан:A > B, A = B жне A > B, олара кіші разрядты салыстыруды орындайтын микросхемаларды сйкес шыыстары келтірілген. Егерде тек бір ана микросхема олдынылатын болса, онда A = B кірісіне лог. «1»,ал A < B жне A > Bлог. «0» беру керек.

3. осындылаыштар трлері

осындылаыш арифметикалы-логикалы рылыны (АЛ) негізгі тйіндеріні бірі болып табылатын жне ол екілік код трінде крсетілген сандармен арифметикалы осу, алу операцияларын орындауа араналан. Азайту операциясы кері жне осымша кодтарды олдану арылы орындалады. осындылаыштарды бірразрядты жне кпразрядты осындылаыштар деп бледі. осындылаыштарды мндай жіктелуі осындыланатын кодтарды разрядтарыны саны бойынша іске асырылады. Кпразрядты осындылаыштарды тізбекті жне параллельды деп бледі. Тізбекті осындылаыштарды осу операциясы тізбектей орындалады. Паралельды осындылаыштарда кіріс кодтарыны барлы разрядтары біруаытта осындыланады, ал тасымал сигналы ртрлі дістермен алыптасады. Осыан сйкес паралельды осындылаыштарды тізбекті, параллельды, топты, топ аралы параллельды тасымалдары бар деп бледі.

Бірразрядты осындылаыш, шартты графикалы белгіленуі суретте келтірілген, оны S осындысыны функциясы жне крші лкен разряда Р тасымалы алыптасатын, ш кірісі (екі осынды жне кіші разрядтан тасымал) жне екі шыысы бар.

S_i осындысыны функциясы жне P_i тасымалы шін, бірарзрядты осындылаышты аиатты кестесімен сйкес логикалы рнектер мына трге ие болады

Бірразрядты осындылаышты шартты белгіленуі.

осындылаышты аиатты кестесі

Тізбекті тасымалы бар параллельды осындылаыш тасымал тізбектері бойынша тізбектей осылан біразрядты осындылаыштарды тізбегі ретінде рылады. Параллельды осындылаышта осу операциясы осынды кодтарды барлы разрядтары бойынша біруаытта орындалады.

Тізбекті тасымалы бар параллельды осындылаышты слбасы

Параллельлы тасымалы бар параллельды осындылаыштар максималды шапшадылыа ие. Оларда тасымал сигналдарыны разрядтан разряда тізбектей таралу рдісі жо жне нтижелер уаыт бойынша параллельды алынады. Бір уаытылы тасымалды йымдастыру масаты мынада: осындылаышты р i-ші разрядында осындыны кодаларын осу кезінде тасымал функциясы алыптасады, ол тедеуге сйкес мына трге ие болады

, (1)

жне белгіленулерін енгізіп, (1) рнегін айта жазайы: . (2) Сйкесінше тасымал сигналы шін де рнекті жазайы

(3)

(3) рнегін (2) ою арылы, алатынымыз

(4)

Осы рекеттерді нльдік разряда дейін орындап i-ші разрядта тасымал сигналыны алыптасу заын сипаттайтын рнекті аламыз

(5)

мндаы – осындылаышты кірісіне берілетін тасымал сигналы. Тасымал функцияларыны нормалды дизъюнктивті пішімі болады жне ЖНЕ-НЕМЕСЕ ЛЭ базисінде жзеге асырылуы ммкін.

Жоарыда айтыланды ескере отырып, (5) рнекті ЖНЕ-НЕМЕСЕ базисінде жазайы

(6)

Бдан 4-разрядты осындылаышта тасымал сигналыны алыптасу рнегі келесі трге ие болады:

КЕНЕСБАЕВА АЙДАНА

№10 ЕМТИХАН БИЛЕТІІ

1.Тізбектелінген логикалы (исынды) слбалар.

2.Триггерлерді кластара блу.

Триггер – кіріс сигналдарыны кмегімен бір кйден екінші кйге туге, екі ммкін кйді бірінде бола алатын арапайым тізбектей рылы. Триггер тізбектес логикалы рылыларды базалы элементі болып табылады. Триггерді кірістері апаратты жне басару (осымша) болып блінеді. Апаратты кірістер триггерді кйін басару шін олданылады. Басару рылылары детте триггерлерді кейбір кйге алдын ала руа жне синхронизациялауа олданылады.

Триггерлерді екі шыыстары болуы ммкін: тура жне инверсті.

Триггерлерді ртрлі белгілері бойынша классификациялайды, сондытан классификацияны кптеген трлері бар. кінішке орай, бл классификациялар белгіленген жйені рмайды, біра инженерлер оны білуі тиіс.

Триггерлерді келесі белгілері бойынша классификациялайды:

• Апаратты абылдау дісі бойынша;

• рылу принципі бойынша;

• Функционалды ммкіндіктері бойынша.

Триггерлерді асинхронды жне синхронды деп ажыратады.

Асинхронды триггер апаратты сигнал шыан стте зіні кйін згертеді.

Синхронды триггер С (аылшын тілінен аланда clock)синхронизациясыны кірісіндегі сигнала сай апаратты сигналдармен реакцияа тседі.

Синхронды триггерлер з кезегінде С синхронизациясы кірісіні статикалы жне динамикалы басару триггерлеріне блінеді.

Статикалы триггерлер апаратты сигналдарды С логикалы бірлігі (тура кіріс) немесе логикалы нл кірісінде (инверсті кіріс) абылдайды.

Динамикалы триггерлер апараттыт сигналдарды С кірісіндегі сигналдарды 0-ден 1-ге (тура динамикалы С-кіріс) немесе 1-ден 0-ге (инверсті динамикалы С-кіріс) згерген кезде абылдайды.

Динамикалы триггерлер з кезегінде бірсатылы (біртактілі) жне екісатылы (екітактілі) болып блінеді. Бірсатылы триггерде апаратты сатайтын бір саты, ал екісатылыта – осындай екі саты бар. Алдымен апарат бірінші сатыа жазылады, содан кейін екіншісіне айта жазылады да, шыысында крінеді. Екісатылы триггерді ТТ арылы белгілейді.

3.Тактіленген триггерлер трлері.

Триггер деп - бiр бит мндi сатауа абiлеттi, логикалы рылы. Ол екi траты кйi бар жне сатылы типтi арапайым рылы.

Тактіленетін RS-триггер (сур.8.3) з жадайын С кірісіне тактілік импульс келгенде ана згерте алады. Тактілік импульстар арасындаы R жне S апаратты кірісіне сер етуші бгеттер, триггер жмысына серін тигізбейді. Рсат етілмейтін жадай CRS=1 болып табылады .

Сур.8.3. Тактіленетін RS-триггер

орек кзін осан кезде триггер жадайы аныталмаан кйде алады (Q шыысындаы зік сызы). S жне C кірісіндегі бірлік дегейлер сйкес келгеннен кейін триггер бірлік жадайда рылады..

D-триггерді бір апаратты (D) жне тактіленетін(С) кірісі бар (сур.8.4). С=1 кезінде ол айталаыш ретінде жмыс істейді (Q=D). С=0 ауысу кезінде триггер жабылып жне сатау режиміне ауысады (D кірісіне апаратты алады).Бндай триггерлер жнінде,ол тактілі импульсті траты дегейімен тактіленеді деп айтады.

Сур.8.4

Тактілі импулсьті траты фронтымен тактіленетін D-триггер (сур.8.5), алдыыдан айырмашылыы динамикалы тактілі кірісті триггер деп айтады.

Сур.8.5

С=0 кезінде бірінші саты триггері D сигналын айталайды, екінші саты триггері жабы. Тактілі импулсьті траты фронтымен тактіленетін D-триггер (сур.8.5), алдыыдан айырмашылыы динамикалы тактілі кірісті триггер деп айтады.

Жп немесе Т-триггер (сур.8.6) Т жп кірісіне р импульс келуімен, ол жадайын арама-арсы згертеді. Ол динамикалы кірісті RS- жне D-триггер базасында рылады.

Сур.8.6

Кбінесе мбебап функцияны JK-триггер орындайды (сур.8.7). Ол динамикалы кірісті RS-триггер базасында рылады, біра одан айырмашылыы J жне K апаратты кірісінде логикалы бірлік сйкес келгенде,жп сияты жмыс істейді.

Сур.8.7

Синхронды триггерлерді ауысу функциялары:

Сур.8.8. RS- жне JK-триггерлер жадайыны кестесі

Тактіленетіндермен атар, кптеген триггерлік рылыны микрослбаларыны бірлік жне нлдік жадайа алдын ала ру шін, асинхронды кірістері бар (сур.8.9).

Рис.8.9

11-Емтихан билеті

1-сра

Триггер – ЭЕМ-ні функционалды тйіні, жады элементтерін жне оларды басару слбасын амтыйды.

Триггерлерді жіктелуі:

1. сигналдарды келіп тсу уаыты бойынша:

- асинхронды;

- синхронды:

· біртактылы: бірсатылы, екісатылы;

· кпсатылы.

2. базисі бойынша :

- ЖНЕ-ЕМЕС;

- НЕМЕСЕ-ЕМЕС;

- аралас базисте.

3. типтері бойынша: RS, D, JK, T, DV, DT, RST жне т.б.

Асинхронды триггер.

Тек RS-типті.

2.6 – сурет. ЖНЕ-ЕМЕС базисіндегі асинхронды RS-триггер

2.7 – сурет. НЕМЕСЕ-ЕМЕС базисіндегі асинхронды RS-триггер

Синхронды триггерлер.

Синхронды біртактылы бірсатылы триггерлер.

2.8 – сурет. ЖНЕ-ЕМЕС базисіндегі синхронды RS-триггер

2.9 – сурет. ЖНЕ-ЕМЕС базисіндегі D-триггер

Синхронды біртактылы екісатылы триггерлер.

санау режимі

2.10 – сурет. Тыйым салынан байланысты слба бойынша растырылан, ЖНЕ-ЕМЕС базисіндегі JK-триггер

санау режимі

2.11 – сурет. Терістеушіні амтитын слба бойынша рылан, ЖНЕ-ЕМЕС базисіндегі D-триггер

Атында V – типті ріпі бар триггерлер V атты осымша синхрокірісті амтыйды. Триггерлер RST, DvT: аралас функцияларды орындайды.

RST – RS жне T-триггерлерді ызметтерін орындай алады,

DvT – V осымша синхрокіріске ие, D жне T-триггерлерді ызметтерін атара алады.

2-сра

Триггер – ЭЕМ-ні функционалды тйіні, жады элементтерін жне оларды басару слбасын амтыйды.

Асинхронды триггер.

Тек RS-типті.

2.6 – сурет. ЖНЕ-ЕМЕС базисіндегі асинхронды RS-триггер

2.7 – сурет. НЕМЕСЕ-ЕМЕС базисіндегі асинхронды RS-триггер

Синхронды триггерлер.

Синхронды біртактылы бірсатылы триггерлер.

2.8 – сурет. ЖНЕ-ЕМЕС базисіндегі синхронды RS-триггер

3-сра

Регистрлер.

Регистр – ЭЕМ функционалды тйіні, апаратты n-разрядты сзін жазу, сатау жне оуа арналан. Регистрлер біртактылы немесе екітактылы екісатылы триггерлерде рылады. осымша регистрлер апаратты трлі модификацияларда жылжытуа ммкіндік береді.

Сондай-а, регистрлерде сияты логикалы операцияларды орындап, апаратты разрядтарды берілген санына жылжытуа болады.

Жіктелуі:

1. жазу-оу тсілдері бойынша регистрлер мынадай трлерге жіктеледі:

- тізбекті – тізбектей жазады жне апаратты оиды;

- параллельді – параллельді жазу, апаратты параллельді оумен ерекшеленеді;

- тізбекті-параллельді – тізбекті жазумен жне апаратты параллельді оумен ерекшеленеді;

- параллельді-тізбекті – апаратты параллельді жазумен жне тізбектей оумен ерекшеленеді;

- мбебап – параллельді жне тізбекті жазумен жне параллельді жне тізбекті оумен ерекшеленеді.

2. келіп тсетін жне жіберілетін апараттарды фазалыы бойынша:

- бірфазалы – D-триггерлерде;

- жпфазалы – RS жне JK-триггерлерінде;

- аралас:

· бір фазалы енгізу, осфазалы шыару;

· осфазалы енгізу, бірфазалы шыару.

3. тактылау тсілі бойынша:

- біртактылы – тактылы сигналдарды бір тізбегімен басарылады;

- кптактылы – тактылы сигналдарды бірнеше тізбегімен басарылады.

Базалы слбасы:

1. Апаратты ос фазалы енгізетін жне бірфазалы шыаратын (оитын) JK-триггеріндегі параллельді регистр. Апаратты осфазалы шыару ммкіндігі де бар.

2.12 – сурет. JK-триггеріндегі параллельді регистр

2. Апаратты солдан оа бір фазалы енгізетін жне ос фазалы шыаратын D-триггеріндегі тізбекті регистрлер.

2.13 – сурет. D-триггеріндегі тізбекті регистр

Апаратты солдан оа ос фазалы енгізетін жне бір фазалы шыаратын RS- триггеріндегі тізбекті регистрлер.

2.14 – сурет. RS-триггеріндегі тізбекті регистр

3. мбебап, бірфазалы тізбекті D-триггеріндегі регистр, апаратты солдан оа жне параллель енгізеді, оу тізбектей жне параллельді жреді (бір фазамен).

2.15 – сурет. D-триггеріндегі мбебап регистр

12 - Емтихан билеті

1.Тактіленетін RS-триггер

Бір бит информацияны зердеде сатайтын электронды схема триггер деп аталады.

Оны RS-триггер деп аталатын арапайым трін арастырамыз (79-сурет).

Егер осы триггерді кірістеріне S=1, R = 0 беретія болса, онда (Q-ді кйіне туелсіз) жоары вентильді шыысында 0 шыады. Осыдан кейін тменгі вентильді кірісінде R = 0, Р = 0 болып шыады да, Q шыысы 1-ге те болады.

Егер енді триггерге сигнал беруді тотататын болса (S = 0, R = 0), онда жогары вентильді кірістеріні мндері S=0 жне Q=1 болатындытан, оны Р шыысы 0 болып алады. Осы сияты, тменгі вентильді кірістері R= 0 жне Р=0 боландытан, Q шыысы брынысынша 1 болады. Сонымен, S = 0, R=0 мндері ауысу кезінде Р жне Q шыыстарыны таайындалан мндері згермейді.

Дл осылайша, кірістерге S=0, R=1 мндерін берген кезде де шыыстарда Q = 0, Р = 1 мндері пайда болады жне R (R = 0, S = 0) кірісінен «1»-ді алып тастаан кезде де шыыстарды осы мндері згермейді.

Сонымен, S = 0, R = 0 мндеріде триггер: Q = 1 жне Q = 0 екі кйде бола алады. Олай болса, Q шыысы биттін есте саталан мні болып табылады.

Кіріс S	Кіріс R	Триггерді рекеті	Шыыс Q
		есте сатау 1 есте сатау 0 битгі сатау	есте саталан бит

Бір триггер бір-а битті есте сатай алатындытан, байтты (8 бит) есте сатау шін 8 триггер, килобайтты есте сатау шін 1024*8 = 8192 триггер жне т. с. с. керек. Зердені клемі 1 см3-ден кем азіргі микросхемалар миллион бит информацияны есте сатайтьш абілеті бар

2.Регистрлер.

Жіктелуі:

4. жазу-оу тсілдері бойынша регистрлер мынадай трлерге жіктеледі:

- тізбекті – тізбектей жазады жне апаратты оиды;

- параллельді – параллельді жазу, апаратты параллельді оумен ерекшеленеді;

- тізбекті-параллельді – тізбекті жазумен жне апаратты параллельді оумен ерекшеленеді;

- параллельді-тізбекті – апаратты параллельді жазумен жне тізбектей оумен ерекшеленеді;

- мбебап – параллельді жне тізбекті жазумен жне параллельді жне тізбекті оумен ерекшеленеді.

5. келіп тсетін жне жіберілетін апараттарды фазалыы бойынша:

- бірфазалы – D-триггерлерде;

- жпфазалы – RS жне JK-триггерлерінде;

- аралас:

· бір фазалы енгізу, осфазалы шыару;

· осфазалы енгізу, бірфазалы шыару.

6. тактылау тсілі бойынша:

- біртактылы – тактылы сигналдарды бір тізбегімен басарылады;

- кптактылы – тактылы сигналдарды бірнеше тізбегімен басарылады.

Базалы слбасы:

2.12 – сурет. JK-триггеріндегі параллельді регистр

2. Апаратты солдан оа бір фазалы енгізетін жне ос фазалы шыаратын D-триггеріндегі тізбекті регистрлер.

2.13 – сурет. D-триггеріндегі тізбекті регистр

Апаратты солдан оа ос фазалы енгізетін жне бір фазалы шыаратын RS- триггеріндегі тізбекті регистрлер.

2.14 – сурет. RS-триггеріндегі тізбекті регистр

3,озау регистрлер.

Регисторларды екі трі, санды апаратты сатауа арналан жады регистрі жне сатаумен бірге апаратты оа немесе сола озай алатын, бірнеше тактіге кешіктіре алатын, сатылы екілік кодты параллельдіге жне керсінше трлендіре алатын озау регистірі болып жіктеледі.

Рис 9.1

озау регистрі динамикалы кірісті D-триггерінде рылады. Мысала, сегізразрядты жады регистріні микрослбасы траты дегеймен (К580ИР82) тактіленеді жне тактілі импульсті (К555ИР27) фронтмен (сур.9.1). Апаратты о жа микрослбаа жазу тек L кірісіні логикалы нлінде С траты фронтында болады.

Рис.9.2

озау регистріні микрослбасыны ішінде(сур.9.3), мысала К155ИР13 мбебап регистр болып табылады. Жады регистрі кбінесе D-триггерінде, оларды тактілерін біріктіре отырып рады. Мысала, сегізразрядты жады регистріні микрослбасы траты дегеймен (К580ИР82) тактіленеді жне тактілі импульсті (К555ИР27) фронтмен (сур.9.1). Бірінші микрослба шыысынан саталан мліметтер ОЕ кірісіні логикалы нлде оылады.

Рис. 9.3

. 13-Емтихан билеті

1 сра. Бірсатылы триггерлердегі озалыс резистрлері.

Рис 9.1

Рис.9.2

Рис. 9.3

2-сра. Мультиплексорлар, жмыс принципі.

Мультиплексор деп бірнеше кіріс арналары бойынша бір шыыса келіп тсіп, басарылатын апарат берілуі шін арналан комбинациялы рылы. Апаратты кірістерден баса мультиплексорда адрестік (басарушы) жне мультиплексор жмысына рсат беретін стробирлау кірістері болады. Адрестік кірістердегі сигналдар апаратты кірістерді айсы сол мезетте шыыса осулы екенін анытайды. детте апаратты кірістер саны m-мен адрестік кірістер саны n арасында мынадай атынаста болады, m = 2n.

3 разрядтан 2 каналды мултьтиплексорды базалы слбасы:

2.24 – сурет. 3 разряд бойынша 2 каналды мультиплексор

мндаы A₀ – мекендік шина, егер

A₀= 0 (яни =1), онда апарат 0-ші каналдан абылдайды;

A₀= 1 (яни =0), онда апарат 1-ші каналдан абылдайды.

X_ij – апарат арналары.

3-сра. Эмиттерлі байланысан логика – ЭСЛ слбалары.

ЭСЛ элементтеріні негізгі асиеті мыналар: те жоары жылдамды, лкен жктемлік абілет, жмыс температурасы мен оректену кернеуі згергендегі динамикалы параметрлеріні жоары тратылыы, тмен онда келісілген желі мен жктемеде жмыс істеу абілеті, салыстырмалы жасы бгеуілге тратылы.
Жасалан санды ЭСЛ ИС- ішінде К500 жне К1500 сериялы микрослбалар ке таралады, блар МС 10000 мен 100К микрослбаларыны функционалды аналогы.
К500 сериялы микрослба істік шыыста пластмасслы жне керамикалы орапта шыарылады, ал К1500 сериялы микрослба негізінен керамикалы орапта шыыстары планарлы болып дайындалады. Сурет1 крсетілген К500 сериялы базалы ЭСЛ элементі ш бліктен ралады: токты ауыстырыш (ТА), шыыс эмиттерлік айталаыштар (Э) жне тірек кернеуіні кзі тізбегі (ТКК).
Негізінде ЭСЛ элементтеріні екі не ш кірісі бар. Кіріс санын кбейту кіріс паразисттік сиымдылыын сіреді, бл жылдамдыты тмендетеді.
ТА - Т0, Т1 жне Т2 транзисторларында RЭ, RК1 жне RК2 резисторларында трызылан. ТА- негізінен кілттік режимде жмыс істейтін дифференциалды кшейткіш райды, бл кезде Т0, Т1 и Т2 транзисторлары аныу режимінде енеді. ТА кіріс сигналдарын кшейтеді, элементті ажетті бгеуіл тратылыпен амтамасыз етеді,

А)токты кілтті схемасы, Б) ЭСЛ базасыны элементі.

№14 Емтихан билетіі

1. ЭСЛ базалы слбасыны жмыс істеу аидасы

ЭСЛ технологиясы
ЭСЛ технологиясы ТТЛ технологиясы сияты биполярлы, яни элементтері биполярлы рылымдардан жасалады. ЭСЛ элементтеріні негізі «ток ауыстырышы» деп аталады, Немесе-Емес (3-сурет); 1-шыысында логикалы НЕМЕСЕ-ЕМЕС, ал 2-шыысында – НЕМЕСЕ логикалы функциясы бар.
ЭСЛ схемаларыны кіріс кедергісі тмен боландытан жылдамдытары жоары жне активті режимде жмыс істейді, кіріске тскен бгеттер кшейеді. Бгеуіл тзімділігін жоарылату шін коллекторлы орек кзіні шинасын жуан жасайды жне жалпы шинамен байланыстырады.
3-сурет - ЭСЛ базалы элементі

2. МДП-ті логикалы (исынды) элементтері

пМДП технологиясы
пМДП технологисыны жоарыда арастырылан технологиялардан айырмашылыы олар МДП транзисторларына негізделген, биполярлы рылымдара араанда мынадай жетістіктерге ие болады:
- кіріс тізбегі (затвор тізбегі) статикалы режимде ток олданбайды (жоары кіріс кедергісі бар);
- ндірісті арапайым технологиясы жне кристалдаы алатын орны аз.
пМДП негізінде жасалан негізгі логикалы схемалар НЕМЕСЕ-НЕ, ЖНЕ-ЕМЕС (4-5сурет).
4-сурет. НЕМЕСЕ-ЕМЕС схемасы 5-сурет. ЖНЕ-ЕМЕС схемасы

Бл схема кемшіліктеріне ТТЛШ жне ЭСЛ схемаларымен салыстырандаы аз жылдамдыы жатады.

3. озау регистрлері

Рис 9.1

Рис.9.2

Рис. 9.3

№ 15 – Емтихан билеті

1. Екісатылы триггерлердегі озалыс регистрлері

Екісатылы триггерлер апаратты сатайтын екі сатысы бар, тактілі импульспен басарылады, апарат басында бірінші сатыа, ал сосын екінші сатыа айта жазылып, триггерді шыысында пайда болады.

Екісатылы триггерлерді жадыны екі яшыы болады, яни апаратты жазу сйкесінше р трлі уаытта жзеге асады. Екісатылы триггерлерде регистр мастер-кмекші ретінде рылан. Егер жазылуды кірісіне тменгі дегейдегі кернеу сигналы берілсе, триггер-мастері кіріс міліметтерін абылдайды. Мліметтер кмекші-триггерлармен тактілі кірісіндегі о тсуі кезінде тасымалданады.

Жмыс істеу барысына арай отырып екісатылы триггерін инверстік динамикалы басару триггеріне сатуа болады, йтсе де екі сатысы статикалы басаруа ие.

2. Есептеу ралдарыны трлері

Есептеу ралдары аналогты жне санды (цифрлы) деп блінеді.

Аналогты есептеу ралдары – блар сигналдарды кшейтуге, трлендіруге жне деуге арналан рылылар, яни зіліссіз функцияа негізделеді. Аналогты рылыларды артышылытары ( салыстырмалы трде арапайымдылыы, сенімділігі жне шапшадыы) оны кеінен олданылуына септігін тигізді.

Санды(цифрлы) рылылар импульстік сигналдарды екілік немесе андай да бір код та деуге рылан.

3. Есептеу ралдарыны трлеріні негізгі параметрлері.

Бір не бірнеше микропроцессоры бар, басарушы программаларды жне интерфейстік слбаларды сатайтын жады бар рылыны есептеу ралдары деп атайды. Есептеу ралдарыны трлері МикроЭВМ, калькулятор, компьютер.

Мысалы МикроЭВМ-ді алса, интерфейстік слбалар МикроЭВМ-ді кіріс-шыыс рылыла-рымен байланыстырады. Аталан тораптар бір- бірімен магистарльдарсмен байланысан. МикроЭВМні негізгі раушылары микропроцессор, программаларды сатайтын траты жады, оперативті жады, тактілік импульстер генераторы, басару пульты жне интерфейстік рылылар.

16-Емтихан билеті

1.Есептеу ралдарыны трлеріні негізгі параметрлері.

2,осындылайтын есептеу ралы.

Есептеу ралы — есептеу жне мліметтерді деу процессіні маызды компоненті болып табылады. Есептеуге арналан алашы рал ретінде есептеу таяшаларын атауа болады, бл рал азіргі кезде де бастауыш сынып оушыларын есепке йрету шін олданылады. Даму жолында бл ралдар крделене тсті (мысалы, финикиялы саз фигуралары).

Уаыт те келе, арапайым рыл ?>