Первый микропроцессорвыпущен в 1971 году фирмой Intel Corp.

Это был Intel 4004.

Микросхема включала в себя 2250 транзисторов и имела тактовую частоту около 100 кГц.

В серию 4xxx входили и другие м/с (4001, 4002 и др.).

 

Появление электронных схем сделало возможным построение электронных вычислительных машин.

 

Электронная вычислительная машина (ЭВМ), или компьютер, - это комплекс аппаратных и программных средств, предназначенный для автоматизации подготовки и решения задач пользователей.

В общем случае процесс подготовки и решения задач предусматривает обязательное выполнение следующей последовательности этапов: формулировка проблемы и математическая постановка задачи; выбор метода и разработка алгоритма решения; программирование (запись алгоритма) с использованием некоторого алгоритмического языка; планирование и организация вычислительного процесса - порядка и последовательности использования ресурсов компьютеров и вычислительных систем (ВС); формирование "машинной программы", то есть программы, которую непосредственно будет выполнять компьютер; собственно решение задачи - выполнение вычислений по готовой программе.

 

Мэйнфреймы

Мэйнфрейм - большой универсальный компьютер.

Доминировали системы фирмы IBM.

IBM System/360

IBM System/370

Суперкомпьютеры

Суперкомпьютер – универсальный компьютер большой вычислительной мощности.

Сегодня это обычно многопроцессорные системы или компьютерные кластеры.

Cray-1(133 MFLOPS), также -2, -3, -4

Сайт «Топ-500» (www.top500.org):

Nebulae, Fermi, Sequoia, Tianhe, Jaguar, …

 

 

Первые ПК

• Altair 8800 (фирмаMITS)

• Radio Shack TRS-80 (Tandy)

• Commodore PET (Commodore)

• Sinclair ZX81 (Sinclair)

• ZX Spectrum (Sinclair)

• Amiga 1000 (Commodore)

 

Apple & IBM

Apple Iвыпущен в 1976 году.

Процессор 6502 (MOS Technology).

Apple II– 1977 год.

IBM PC– 1981 год.

Процессор 8088 (Intel).

IBM PC/XT– 1983 год.

 

 

2. Позиционные системы счисления. Перевод чисел из одной системы счисления в другую.

 

 

1. Сложение в формате с фиксированной точкой. Переполнение.

 

 

12. Законы алгебры логики

 

Законы алгебры логики базируются на аксиомах и позволяют преобразовывать логические функции. Логические функции преобразуются с целью их упрощения, а это ведет к упрощению цифровой схемы.

 

АКСИОМЫ алгебры логики описывают действие логических функций "И" и "ИЛИ" и записываются следующими выражениями: 0 * 0 = 0

В0 * 1 = 0

В1 * 0 = 0

В1 * 1 = 1ВВВВВВВ 0 + 0 = 0

В0 + 1 = 1

В1 + 0 = 1

В1 + 1 = 1

 

 

Всего имеется пять законов алгебры логики:

1. Закон одинарных элементов

 

1 * X = X

В0 * X = 0

В1 + X = 1

В0 + X = X

 

Этот закон непосредственно следует из приведённых выше выражений аксиом алгебры логики.

 

Верхние два выражения могут быть полезны при построении коммутаторов, ведь подавая на один из входов элемента “2И” логический ноль или единицу можно либо пропускать сигнал на выход, либо формировать на выходе нулевой потенциал.

 

Второй вариант использования этих выражений заключается в возможности избирательного обнуления определённых разрядов многоразрядного числа. При поразрядном применении операции "И" можно либо оставлять прежнее значение разряда, либо обнулять его, подавая на соответствующие разряды единичный или нулевой потенциал. Например, требуется обнулить 6, 3 и 1 разряды. Тогда:

В

 

В приведённом примере отчётливо видно, что для обнуления необходимых разрядов в маске (нижнее число) на месте соответствующих разрядов записаны нули, в остальных разрядах записаны единицы. В исходном числе (верхнее число) на месте 6 и 1 разрядов находятся единицы. После выполнения операции "И" на этих местах появляются нули. На месте третьего разряда в исходном числе находится ноль. В результирующем числе на этом месте тоже присутствует ноль. Остальные разряды, как и требовалось по условию задачи, не изменены.

 

Точно так же можно записывать единицы в нужные нам разряды. В этом случае необходимо воспользоваться нижними двумя выражениями закона одинарных элементов. При поразрядном применении операции "ИЛИ" можно либо оставлять прежнее значение разряда, либо обнулять его, подавая на соответствующие разряды нулевой или единичный потенциал. Пусть требуется записать единицы в 7 и 6 биты числа. Тогда:

В

 

Здесь в маску (нижнее число) мы записали единицы в седьмой и шестой биты. Остальные биты содержат нули, и, следовательно, не могут изменить первоначальное состояние исходного числа, что мы и видим в результирующем числе под чертой.

 

Первое и последнее выражения позволяют использовать логические элементы с большим количеством входов в качестве логических элементов с меньшим количеством входов. Для этого неиспользуемые входы в схеме "И" должны быть подключены к источнику питания, как это показано на рисунке 1:

В

РРёСЃСѓРЅРѕРє 1. Схема "2И-РќР•", реализованная РЅР° логическом элементе "3И-РќР•"

 

а неиспользуемые входы в схеме "ИЛИ" должны быть подключены к общему проводу схемы, как это показано на рисунке 2.

В

РРёСЃСѓРЅРѕРє 2. Схема "РќР•", реализованная РЅР° элементе "2И-РќР•"

2. Законы отрицания

a. Закон дополнительных элементов

В

 

Выражения этого закона широко используется для минимизации логических схем. Если удаётся выделить из общего выражения логической функции такие подвыражения, то можно сократить необходимое количество входов элементов цифровой схемы, а иногда и вообще свести всё выражение к логической константе.

b. Двойное отрицание

ВВВ

c. Закон отрицательной логики

 

В

 

Закон отрицательной логики справедлив для любого числа переменных. Этот закон позволяет реализовывать логическую функцию "И" при помощи логических элементов "ИЛИ" и наоборот: реализовывать логическую функцию "ИЛИ" при помощи логических элементов "И". Это особенно полезно в ТТЛ схемотехнике, так как там легко реализовать логические элементы "И", но при этом достаточно сложно логические элементы "ИЛИ". Благодаря закону отрицательной логики можно реализовывать элементы "ИЛИ" на логических элементах "И". На рисунке 3 показана реализация логического элемента "2ИЛИ" на элементе "2И-НЕ" и двух инверторах.

В

РРёСЃСѓРЅРѕРє 3. Логический элемент "2ИЛИ", реализованный РЅР° элементе "2И-РќР•" Рё РґРІСѓС… инверторах

 

То же самое можно сказать и о схеме монтажного "ИЛИ". В случае необходимости его можно превратить в монтажное "И", применив инверторы на входе и выходе этой схемы.

3. Комбинационные законы

 

Комбинационные законы алгебры логики во многом соответствуют комбинационным законам обычной алгебры, но есть и отличия.

a. закон тавтологии (многократное повторение)

X + X + X + X = X

ВX * X * X * X = X

 

Этот закон позволяет использовать логические элементы с большим количеством входов в качестве логических элементов с меньшим количеством входов. Например, можно реализовать двухвходовую схему "2И" на логическом элементе "3И", как это показано на рисунке 4:

В

РРёСЃСѓРЅРѕРє 4. Схема "2И-РќР•", реализованная РЅР° логическом элементе "3И-РќР•"

 

или использовать схему "2И-НЕ" в качестве обычного инвертора, как это показано на рисунке 5:

В

РРёСЃСѓРЅРѕРє 5. Схема "РќР•", реализованная РЅР° логическом элементе "2И-РќР•"

 

Однако следует предупредить, что объединение нескольких входов увеличивает входные токи логического элемента и его ёмкость, что увеличивает ток потребления предыдущих элементов и отрицательно сказывается на быстродействии цифровой схемы в целом.

 

Для уменьшения числа входов в логическом элементе лучше воспользоваться законом одинарных элементов, как это было показано выше.

b. закон переместительности

A + B + C + D = A + C + B + D

c. закон сочетательности

A + B + C + D = A + (B + C) + D = A + B + (C + D)

d. закон распределительности

X1(X2 + X3) = X1X2 + X1X3 X1 + X2X3 = (X1 + X2)(X1 + X3) = /докажем это путём раскрытия скобок/ =

В= X1X1 + X1X3 + X1X2 + X2X3 = X1(1 + X3 + X2) + X2X3 = X1 + X2X3

4. Правило поглощения (одна переменная поглощает другие)

X1 + X1X2X3 =X1(1 + X2X3) = X1

5. Правило склеивания (выполняется только по одной переменной)

В

 

Также как в обычной математике в алгебре логики имеется старшинство операций. При этом первым выполняется:

Действие в скобках

Операция с одним операндом (одноместная операция) — "НЕ"

Конъюнкция — "И"

Дизъюнкция — "ИЛИ"

Сумма по модулю два.

 

20. Буферные элементы. Шинная организация современного компьютера.

Шинная организация IBM PC

 

В основу архитектуры IBM PC изначально был положен принцип открытости, который стал ее отличительной чертой. Основные конкуренты IBM в области персональных машин пришли к этому только через несколько лет после того, как указанный принцип позволил персональным компьютерам фирмы IBM практически завоевать компьютерный рынок.

ВПринцип открытости, строго РіРѕРІРѕСЂСЏ, основывается РІРѕ-первых, РЅР° чрезвычайно развитой РІ IBM PC системе прерываний, которая позволяет “подключать” программы пользователя РєРѕ всем ресурсам системы РЅР° любом СѓСЂРѕРІРЅРµ, доступном пользователю, Р° РІРѕ-вторых, РЅР° системе шин, организующей информационные потоки таким образом, чтобы РЅРµ только позволить пользователю подключать Рє ресурсам процессора СЃРІРѕРё аппаратные средства (возможно, нестандартные), РЅРѕ Рё дать возможность самой архитектуре совершенствоваться Рё развиваться Р·Р° счет введения дополнительных или новых компонентов без каких-либо принципиальных изменений РІ организации информационных потоков.

ВПринципы организации открытой системы прерываний Р±СѓРґСѓС‚ рассмотрены ниже РІ отдельном разделе, Р° здесь остановимся РЅР° шинной организации информационных потоков, которая берет СЃРІРѕРµ начало СЃ первой модели IBM PC Рё эволюционирует сегодня. Как Вам известно РёР· РєСѓСЂСЃР° "Организации Р­Р’Рњ", шину микрокомпьютера образует РіСЂСѓРїРїР° линий передачи сигналов СЃ адресной информацией, информацией Рѕ передаваемых данных, Р° также управляющих сигналов. Фактически ее можно разделить РЅР° три части: адресную шину, шину данных Рё шину управления.

ВРЈСЂРѕРІРЅРё этих сигналов РІ каждый момент времени определяют состояние всей вычислительной системы РІ этот момент. Далее РјС‹ привяжем обсуждение этих принципов функционирования Рє конкретной архитектуре Р­Р’Рњ, совместимых СЃ IBM PC AT-286 Рё 386. РќР° СЂРёСЃ.2.1 изображено СЏРґСЂРѕ гипотетической вычислительной системы, включающей, например, синхрогенератор i82284, микропроцессор i80286 Рё математический сопроцессор i80287, Р° также шинный контроллер i82288.

 

 

ВРРёСЃ 2.1. РЁРёРЅС‹ компьютера.

 

ВРљСЂРѕРјРµ того, показаны три шины: адреса, данных Рё управляющих сигналов. Синхрогенератор генерирует тактовый сигнал CLK для синхронизации внутреннего функционирования процессора Рё РґСЂСѓРіРёС… микросхем. Сигнал RESET РїСЂРѕРёР·РІРѕРґРёС‚ СЃР±СЂРѕСЃ процессора РІ начальное состояние. Сигнал READY, также формируется СЃ помощью синхрогенератора, предназначен для удлинения циклов шины РїСЂРё работе СЃ медленными периферийными устройствами. РќР° адресную шину, состоящую РёР· 24 линий, микропроцессор i80286 выставляет адрес байта или слова, которые Р±СѓРґСѓС‚ пересылаться РїРѕ шине данных РІ процессор или РёР· него. РљСЂРѕРјРµ того, шина адреса используется микропроцессором для указания адресов (номеров) периферийных портов, СЃ которыми производится обмен данными.

ВРЁРёРЅР° данных состоит РёР· 16 линий, РїРѕ которым возможна передача как отдельных байтов, так Рё двухбайтовых слов. РџСЂРё пересылке байтов возможна передача отдельно как РїРѕ старшим 8 линиям, так Рё РїРѕ младшим. РЁРёРЅР° данных двунаправленна, С‚.Рє. передача байтов Рё слов может производиться как РІ микропроцессор, так Рё РёР· него. РЁРёРЅР° управления формируется сигналами, РІРѕ-первых, поступающими непосредственно РѕС‚ микропроцессора, РІРѕ-вторых, сигналами, сформированными системным контроллером, Рё, РІ-третьих, сигналами, идущими Рє микропроцессору РѕС‚ РґСЂСѓРіРёС… микросхем Рё периферийных адаптеров. Микропроцессор использует системный контроллер для формирования управляющих сигналов, определяющих правила переноса данных РїРѕ шине. РћРЅ выставляет три сигнала S0, S1, M/IO (выводы 5, 4 Рё 65), которые определяют тип цикла шины (подтверждение прерывания, чтение порта РІРІРѕРґР°/вывода, запись РІ РїРѕСЂС‚ РІРІРѕРґР°/вывода, останов, чтение памяти, запись РІ память). РќР° основании значений этих сигналов системный контроллер формирует управляющие сигналы, определяющие последовательность процессов данного типа цикла шины.

ВДля того чтобы понять динамику работы шины, разберем, каким образом процессор осуществляет чтение слова РёР· оперативной памяти. Это РїСЂРѕРёСЃС…РѕРґРёС‚ РІ течение четырех тактов CLK (тактовых импульсов РЅР° РІС…РѕРґРµ 31 микропроцессора), или РґРІСѓС… внутренних состояний процессора (С‚.Рµ. каждое состояние процессора длится 2 такта синхросигнала CLK). Р’Рѕ время первого состояния, обозначаемого как Ts, процессор выставляет РЅР° адресную шину значение адреса, РїРѕ которому будет читаться слово. РљСЂРѕРјРµ того, РѕРЅ формирует РЅР° шине совместно СЃ шинным контроллером соответствующие значения управляющих сигналов. Эти сигналы Рё адрес обрабатываются схемой управления памятью, РІ результате чего, начиная СЃ середины второго состояния процессора Ts (С‚.Рµ. РІ начале четвертого такта CLK) РЅР° шине данных появляется значение содержимого соответствующего слова РёР· оперативной памяти. И, наконец, процессор считывает значение этого слова СЃ шины данных. РќР° этом перенос (копирование) значения слова РёР· памяти РІ процессор заканчивается.

 

Организация системы шин L, S, X Рё M РІ компьютере РРЎ/РђРў

 

Следует отметить, что описанная выше система из одной, разбитой на три секции, шины, использовалась лишь в древних ЭВМ класса IBM PC XT. Имея название “Общая шина”, она и впрямь пронизывала весь компьютер, позволяя соединить в каждый момент времени процессор с одним из приборов памяти либо одним из контроллеров периферийных устройств. На самом деле в нашем компьютере имеется не одна, а несколько шин (см.рис.2.2). Основных шин четыре, и обозначаются они как L-шина, S-шина, М-шина и X-шина. Нами только что рассматривалась L-шина (или локальная шина), линии адреса и данных которой связаны непосредственно с микропроцессором. Можно ввести понятие удаленности шины от процессора, считая, что чем больше буферов отделяют шину, тем она более удалена от процессора. Тогда L-шина может считаться ближайшей к процессору.

 

 

ВРРёСЃ 2.2. Шинная организация IBM PC AT

 

ВРћСЃРЅРѕРІРЅРѕР№ шиной, связывающей компьютер РІ единое целое, является S-шина, или системная шина, Рє которой, РєСЂРѕРјРµ того, подключаются адаптеры периферийных устройств, РЅРµ входящих РІ состав системного СЏРґСЂР°. Именно РѕРЅР° выведена РЅР° 8 специальных разъемов-слотов. Эти слоты хорошо РІРёРґРЅС‹ РЅР° системной плате компьютера: РІ РЅРёС… установлены платы периферийных адаптеров (дисплея, флоппи-РґРёСЃРєР°, винчестера, мыши Рё С‚.Рґ.).

ВРџСЂРё переходе СЃ шины L РЅР° шину S сигналы процессора должны претерпеть определенную трансформацию. Р’ частности, максимальная нагрузочная способность линий микропроцессора РЅРµ превышает РѕРґРЅРѕРіРѕ TTL РІС…РѕРґР°, так как максимальный выходной ток этих линий РЅРµ должен превышать 1РјРђ. Поэтому между линиями L - шины Рё S - шины должны располагаться буферные элементы, повышающие мощность выводов как РјРёРЅРёРјСѓРј РІ сто раз. РљСЂРѕРјРµ того, шина данных микропроцессора, как РјС‹ СѓРІРёРґРёРј РІ дальнейшем, РЅРµ всегда должны соединяться СЃ остальными частями Р­Р’Рњ. РџСЂРё выполнении так называемого внепроцессорного обмена микропроцессор вообще должен быть отключен РѕС‚ остальных схем компьютера.

ВЗащелкивание (этот распространенный РІ среде инженеров - электронщиков термин обозначает сохранение информации РІ регистре) РєРѕРґР° адреса необходимо РїРѕ следующей причине. Рљ тому моменту, РєРѕРіРґР° РЅР° шинах данных появляется информация, подлежащая перемещению РІ микропроцессор или РёР· него, должен уже быть подготовлен тракт передачи этой информации РѕС‚ источника Рє приемнику, проходящий через систему шин Рё образованный целым набором буферных усилителей Рё шинных формирователей. Как известно, переключение выводов микросхем РёР· высокоимпедансного состояния РІ рабочее, Р° также переключение направления передачи информации требует определенного времени. РљСЂРѕРјРµ того, время затрачивается РЅР° дешифрацию элементов, участвующих РІ данном обмене. Следовательно, адресная информация должна быть выставлена РЅР° шину заблаговременно - еще РІ конце машинного цикла, предшествующего циклу рассматриваемого обмена, Рё сохраняться РІ регистре. РљСЂРѕРјРµ того, для максимально возможного увеличения скорости обмена адресная информация, необходимая для дешифрации периферийных микросхем, вообще фиксируется Рё участвует РІ подготовке обмена начиная примерно СЃ середины предыдущего цикла. Этот вариант адреса, образующийся РЅР° линиях LA(17) - LA(23), Рё соответствующий адресу обмена РІ следующем цикле, меняется уже тогда, РєРѕРіРґР° РЅР° остальных линиях адреса системной шины еще присутствует информация, соответствующая адресу обмена РІ текущем цикле.

 

Эволюция шинной архитектуры

 

Когда микропроцессор с рассмотренной шинной архитектурой выполняет, например, команду чтения из памяти, воздействие (адрес и сигналы управления) с локальной L шины попадает на системную S шину, а только затем на шину памяти M. После этого данные, считанные из памяти, опять-таки попадают на системную шину, а с нее - на локальную. Очевидно, что каждый перенос информации через тот или иной буферный элемент сопровождается определенной задержкой. И пусть одна задержка невелика (не более 10 наносекунд), но суммарно их набирается довольно много, что и определяет ту довольно низкую тактовую частоту, на которой работали первые IBM PC - 12, или даже 8 Мгц.

 

 

ВРРёСЃ 2.3 Классическая архитектура IBM PC AT 286

 

Для устранения таких потерь в более поздних моделях IBM PC AT 286 основная оперативная память выделяется в особую подсистему и доступ к ней осуществляется не через системную шину, а параллельно с доступом к системной шине. Как правило, это связано с наличием интегрированного контроллера шины данных. Суммарная задержка передачи данных в этом случае сокращается примерно до 20 нс, а тактовая частота повышается до 25 МГц.

 

 

ВРРёСЃ 2.4 Архитектура IBM PC AT 286 РїРѕР·РґРЅРёС… моделей

 

Дальнейшее совершенствование систем в этом направлении привело к тому, что переход от шины данных LD локальной шины к шине MD шины памяти упростился до предела. Функцию контроллера шины данных в этом случае выполняет обычный шинный формирователь. На первый взгляд, в нем нет необходимости и можно было бы просто объединить шины LD и MD. Но по соображениям согласования электрических сигналов этого нельзя делать.

 

 

ВРРёСЃ 2.5 Архитектура IBM PC AT 386 СЃ конвертором системной шины

 

Дальнейшие возможности повышения производительности процессора связаны СЃ поисками решений РІ области архитектуры РРЎ РђРў. Введение РєСЌС€- памяти позволило ослабить требования РїРѕ времени доступа Рє РѕСЃРЅРѕРІРЅРѕР№ оперативной памяти (РєСЌС€-память - это статическая память СЃ малым временем доступа, которая РЅРµ “видна” для программного обеспечения. Объем ее колеблется РѕС‚ 128Кбайт РґРѕ 1 Мбайт). РџСЂРё этом РЅР° локальной шине, РєСЂРѕРјРµ микропроцессора Рё сопроцессора, появляется контроллер управления РєСЌС€- памятью. РџСЂРё объеме памяти 128 Кбайт вероятность того, что необходимая микропроцессору информация окажется РІ РєСЌС€-памяти, состовляет 95-98%. Эффективность РєСЌС€-памяти становится значительной РЅР° частотах выше 20 РњРіС†, так как РІ этом случае потери производительности РёР·-Р·Р° задержек доступа Рє оперативной памяти очень чувствительны.

ВПоследующие архитектурные изменения связаны СЃ переходом РѕС‚ процессоров, имеющих 32 разрядные шины данных (i80386 Рё i80486), Рє процессорам, имеющим 64 разрядные шины, Р° именно Рє процессорам Pentium, Pentium Pro Рё Pentium II.

 

 

ВРРёСЃ 2.6 Архитектура IBM PC AT СЃ кеш-памятью

 

 

1 вариант

В персональном компьютере, как правило, используется структура с одним общим интерфейсом, называемым также системной шиной. При такой структуре все устройства компьютера обмениваются информацией и управляющими сигналами через системную шину. Физически она представляет собой систему функционально объединенных проводов, по которым передаются три потока данных: непосредственно информация, управляющие сигналы и адреса.

Несомненными достоинствами ПК с шинной структурой являются ее простота, а, следовательно, и невысокая стоимость; гибкость, так как унификация связи между устройствами позволяет достаточно легко включать в состав ПК новые модули, т.е. менять конфигурацию компьютера. К недостаткам следует отнести снижение производительности системы из-за задержек, связанных со временем ожидания устройствами возможности занять шину, пока осуществляется передача информации между устройствами с более высоким приоритетом. Для преодоления этого недостатка в персональных суперкомпьютерах используется архитектура с несколькими шинами.

Максимальное количество одновременно передаваемой информации называется разрядностью шины. Чем больше разрядность шины, тем больше информации она может передать в единицу времени.

При работе с оперативной памятью шина проводит поиск нужного участка памяти и обменивается информацией с найденным участком. Эти задачи выполняют две части системной шины: адресная шина и шина данных.

РЁРёРЅР° адреса предназначена для передачи адреса ячейки памяти или порта РІРІРѕРґР°-вывода. Разрядность адресной шины определяет адресное пространство процессора, С‚.Рµ. количество ячеек памяти. РЈ процессоров Intel Pentium (Р° именно РѕРЅРё наиболее распространены РІ персональных компьютерах) адресная шина 32-разрядная.

Шина данных предназначена для передачи команд и данных, которые могут передаваться в любом направлении. В современных компьютерах разрядность шины данных составляет 64 бита.

Шина управления включает в себя все линии, которые обеспечивают работу общей шины. В большинстве современных процессоров шина управления 32-разрядная (например, в процессоре Intel Pentium), хотя существуют 64-разрядные процессоры и даже 128-разрядные.

Шина работает циклами. Количество циклов срабатывания шины в единицу времени называется частотой шины. В современных компьютерах частота процессора может превышать частоту системной шины. Корпорация Intel официально представила новые серверные процессоры Itanium серии 9100 (кодовое название Montvale). Процессор Itanium 9110N имеет тактовую частоту 1,6 ГГц, частота системной шины - 533 МГц.

 

2 вариант:

Для соединения нескольких функциональных устройств компьютера проще всего использовать общую шину(single bus). К этой шине подсоединяются все устройства компьютера. Поскольку за один раз по шине может пересылаться только одно слово данных, в каждый конкретный момент шину могут использовать только два устройства. Главным достоинством архитектуры с общей шиной является ее низкая стоимость и гибкость в отношении подключения периферийных устройств. При наличии в системе нескольких шин возможно одновременное выполнение нескольких операций пересылки данных, благодаря чему такая система работает быстрее, но и стоимость ее выше.

Процессор и основная память находятся на большой плате, которая называется материнской. Для подключения к ней периферийных устройств (дисководов, манипуляторов типа мыши, принтеров и т.д.) служат специальные платы – контроллеры. Они вставляются в разъемы (слоты) на материнской плате, а к их концу (порту), выходящему наружу компьютера, подключается дополнительное устройство. Таким образом, периферийные устройства подключаются к системной магистрали не непосредственно, а через специальные устройства – контроллеры.

Подсоединенные к шине устройства могут заметно отличаться друг от друга по скорости функционирования. Некоторые электромеханические устройства, в том числе клавиатура и принтеры, работают относительно медленно. Значительно выше скорость работы, скажем, магнитных и оптических дисков. А память и процессор функционируют со скоростью электронных схем, благодаря чему являются самыми быстрыми частями компьютера. Поскольку все эти три типа устройств могут взаимодействовать между собой через шину, необходим такой механизм пересылки данных, который не ограничивал бы скорость обмена информацией между любыми двумя устройствами скоростью более медленного из них и сглаживал бы разницу в скорости работы процессора, памяти и внешних устройств.

Самый распространенный РїРѕРґС…РѕРґ Рє решению этой задачи основана использовании буферных регистров, которые встраиваются РІРѕ внешние устройства для хранения получаемой РёРјРё информации. Рассмотрим процесс передачи РєРѕРґР° символа РѕС‚ процессора принтеру. Процессор пересылает данные РїРѕ шине РІ буфер принтера. Поскольку буфер представляет СЃРѕР±РѕР№ электронный регистр, пересылка выполняется очень быстро. РљРѕРіРґР° буфер будет заполнен, принтер начнет печатать, Рё вмешательство процессора больше РЅРµ потребуется. РЁРёРЅР° Рё процессор освобождаются для РґСЂСѓРіРѕР№ работы, которая может выполняться одновременно СЃ печатью символа, хранящегося РІ буфере принтера. Таким образом, использование буферов сглаживает различия РІ скорости функционирования процессора, памяти Рё устройств РІРІРѕРґР°-вывода Рё предотвращает блокирование высокоскоростного процессора медленными устройствами РЅР° РІСЃРµ время выполнения операций РІРІРѕРґР°-вывода. Процессор может быстро переключаться РѕС‚ РѕРґРЅРѕРіРѕ устройства Рє РґСЂСѓРіРѕРјСѓ, обслуживая РёС… параллельно.

Как отмечалось выше, РѕСЃРЅРѕРІРЅРѕР№ обязанностью системной шины является передача информации между процессором Рё остальными компонентами компьютера. РџРѕ этой шине осуществляется РЅРµ только передача информации, РЅРѕ Рё адресация устройств,В Р° также обмен специальными служебными сигналами. Таким образом, упрощенно системную шину можно представить как совокупность сигнальных линий, объединенных РїРѕ РёС… назначению (данные, адреса, управление).В

Компьютер сможет работать СЃ достаточной скоростью лишь РїСЂРё условии, что будет организован таким образом, чтобы полное слово данных обрабатывалось РёРј Р·Р° указанное время. РљРѕРіРґР° слово данных пересылается между устройствами, параллельно перемещаются Рё РІСЃРµ его биты. Каждый Р±РёС‚ пересылается РїРѕ своей линии, так что для пересылки слова требуется несколько параллельных линий.В

Число одновременно передаваемых РїРѕ шине адреса Рё шине данных разрядов (битов) называется разрядностью соответствующей шины Рё является важной характеристикой РџРљ. Разрядность шины адреса определяет максимальное общее количество доступной памяти (адресное пространство процессора); разрядность шины данных – максимальную порцию информации, которую можно получить РёР· памяти Р·Р° РѕРґРёРЅ раз. Общая схема взаимосвязи этих элементов: процессора, памяти Рё шины.

Шина адреса предназначена для передачи по ней адреса того устройства (или той ячейки памяти), к которому обращается процессор. Адрес на нее выдает всегда только процессор.

РџРѕ шине данных передается РІСЃСЏ информация. РџСЂРё операции записи информацию РЅР° нее выставляет процессор,В Р° считывает то устройство (например, память или принтер), адрес которого выставлен РЅР° шине адреса.В РџСЂРё операции чтения информацию выставляет устройство, адрес которого выставлен РЅР° шине адреса, Р° считывает процессор.В

На шине управления устанавливаются управляющие сигналы, такие, например, как сигналы чтения, записи, готовности. Кроме того, каждое внешнее устройство, которому нужно обратиться к процессору, имеет на этой шине собственную линию. Когда периферийное устройство «хочет

обратиться» к процессору,В РѕРЅРѕ устанавливает РЅР° этой линии специальный сигнал (сигнал прерывания), заметив который, процессор прерывает выполняемые РІ этот момент действия Рё обращается (командой чтения или записи) Рє устройству.В

Компьютер не только пересылает данные между памятью и процессором, но и принимает их от входных устройств, а также отсылает выходным устройствам. Поэтому среди машинных команд имеются и команды для выполнения операций ввода-вывода.

 

 

21.Понятие архитектуры компьютера. Структура компьютера. Понятие о CISC и RISC.

 

ВТермин "архитектура системы" часто употребляется как РІ СѓР·РєРѕРј, так Рё РІ широком смысле этого слова. Р’ СѓР·РєРѕРј смысле РїРѕРґ архитектурой понимается архитектура набора команд. Архитектура набора команд служит границей между аппаратурой Рё программным обеспечением Рё представляет ту часть системы, которая РІРёРґРЅР° программисту или разработчику компиляторов. Следует отметить, что это наиболее частое употребление этого термина. Р’ широком смысле архитектура охватывает понятие организации системы, включающее такие высокоуровневые аспекты разработки компьютера как систему памяти, структуру системной шины, организацию РІРІРѕРґР°/вывода Рё С‚.Рї.

 

ВПрименительно Рє вычислительным системам термин "архитектура" может быть определен как распределение функций, реализуемых системой, между ее СѓСЂРѕРІРЅСЏРјРё, точнее как определение границ между этими СѓСЂРѕРІРЅСЏРјРё. Таким образом, архитектура вычислительной системы предполагает многоуровневую организацию. Архитектура первого СѓСЂРѕРІРЅСЏ определяет, какие функции РїРѕ обработке данных выполняются системой РІ целом, Р° какие возлагаются РЅР° внешний РјРёСЂ (пользователей, операторов, администраторов баз данных Рё С‚.Рґ.). Система взаимодействует СЃ внешним РјРёСЂРѕРј через набор интерфейсов: языки (язык оператора, языки программирования, языки описания Рё манипулирования базой данных, язык управления заданиями) Рё системные программы (программы-утилиты, программы редактирования, сортировки, сохранения Рё восстановления информации).

 

ВИнтерфейсы следующих уровней РјРѕРіСѓС‚ разграничивать определенные СѓСЂРѕРІРЅРё внутри программного обеспечения. Например, уровень управления логическими ресурсами может включать реализацию таких функций, как управление базой данных, файлами, виртуальной памятью, сетевой телеобработкой. Рљ СѓСЂРѕРІРЅСЋ управления физическими ресурсами относятся функции управления внешней Рё оперативной памятью, управления процессами, выполняющимися РІ системе.

 

ВСледующий уровень отражает РѕСЃРЅРѕРІРЅСѓСЋ линию разграничения системы, Р° именно границу между системным программным обеспечением Рё аппаратурой. Эту идею можно развить Рё дальше Рё говорить Рѕ распределении функций между отдельными частями физической системы. Например, некоторый интерфейс определяет, какие функции реализуют центральные процессоры, Р° какие - процессоры РІРІРѕРґР°/вывода. Архитектура следующего СѓСЂРѕРІРЅСЏ определяет разграничение функций между процессорами РІРІРѕРґР°/вывода Рё контроллерами внешних устройств. Р’ СЃРІРѕСЋ очередь можно разграничить функции, реализуемые контроллерами Рё самими устройствами РІРІРѕРґР°/вывода (терминалами, модемами, накопителями РЅР° магнитных дисках Рё лентах). Архитектура таких уровней часто называется архитектурой физического РІРІРѕРґР°/вывода.

Архитектура системы команд. Классификация процессоров (CISC и RISC)

 

ВКак уже было отмечено, архитектура набора команд служит границей между аппаратурой Рё программным обеспечением Рё представляет ту часть системы, которая РІРёРґРЅР° программисту или разработчику компиляторов.

 

ВДвумя основными архитектурами набора команд, используемыми компьютерной промышленностью РЅР° современном этапе развития вычислительной техники являются архитектуры CISC Рё RISC. Основоположником CISC-архитектуры можно считать компанию IBM СЃ ее базовой архитектурой /360, СЏРґСЂРѕ которой используется СЃ1964 РіРѕРґР° Рё дошло РґРѕ наших дней, например, РІ таких современных мейнфреймах как IBM ES/9000.

 

ВЛидером РІ разработке микропроцессоров c полным набором команд (CISC - Complete Instruction Set Computer) считается компания Intel СЃРѕ своей серией x86 Рё Pentium. Эта архитектура является практическим стандартом для рынка микрокомпьютеров. Для CISC-процессоров характерно: сравнительно небольшое число регистров общего назначения; большое количество машинных команд, некоторые РёР· которых нагружены семантически аналогично операторам высокоуровневых языков программирования Рё выполняются Р·Р° РјРЅРѕРіРѕ тактов; большое количество методов адресации; большое количество форматов команд различной разрядности; преобладание двухадресного формата команд; наличие команд обработки типа регистр-память.

 

ВРћСЃРЅРѕРІРѕР№ архитектуры современных рабочих станций Рё серверов является архитектура компьютера СЃ сокращенным набором команд (RISC - Reduced Instruction Set Computer). Зачатки этой архитектуры СѓС…РѕРґСЏС‚ СЃРІРѕРёРјРё РєРѕСЂРЅСЏРјРё Рє компьютерам CDC6600, разработчики которых (Торнтон, РљСЂСЌР№ Рё РґСЂ.) осознали важность упрощения набора команд для построения быстрых вычислительных машин. Эту традицию упрощения архитектуры РЎ. РљСЂСЌР№ СЃ успехом применил РїСЂРё создании широко известной серии суперкомпьютеров компании Cray Research. Однако окончательно понятие RISC РІ современном его понимании сформировалось РЅР° базе трех исследовательских проектов компьютеров: процессора 801 компании IBM, процессора RISC университета Беркли Рё процессора MIPS Стенфордского университета.

 

ВРазработка экспериментального проекта компании IBM началась еще РІ конце 70-С… РіРѕРґРѕРІ, РЅРѕ его результаты РЅРёРєРѕРіРґР° РЅРµ публиковались Рё компьютер РЅР° его РѕСЃРЅРѕРІРµ РІ промышленных масштабах РЅРµ изготавливался. Р’ 1980 РіРѕРґСѓ Р”.Паттерсон СЃРѕ СЃРІРѕРёРјРё коллегами РёР· Беркли начали СЃРІРѕР№ проект Рё изготовили РґРІРµ машины, которые получили названия RISC-I Рё RISC-II. Главными идеями этих машин было отделение медленной памяти РѕС‚ высокоскоростных регистров Рё использование регистровых РѕРєРѕРЅ. Р’ 1981РіРѕРґСѓ Дж.Хеннесси СЃРѕ СЃРІРѕРёРјРё коллегами опубликовал описание стенфордской машины MIPS, основным аспектом разработки которой была эффективная реализация конвейерной обработки посредством тщательного планирования компилятором его загрузки.

 

ВЭти три машины имели РјРЅРѕРіРѕ общего. Р’СЃРµ РѕРЅРё придерживались архитектуры, отделяющей команды обработки РѕС‚ команд работы СЃ памятью, Рё делали СѓРїРѕСЂ РЅР° эффективную конвейерную обработку. Система команд разрабатывалась таким образом, чтобы выполнение любой команды занимало небольшое количество машинных тактов (предпочтительно РѕРґРёРЅ машинный такт). Сама логика выполнения команд СЃ целью повышения производительности ориентировалась РЅР° аппаратную, Р° РЅРµ РЅР° микропрограммную реализацию. Чтобы упростить логику декодирования команд использовались команды фиксированной длины Рё фиксированного формата.

 

ВСреди РґСЂСѓРіРёС… особенностей RISC-архитектур следует отметить наличие достаточно большого регистрового файла (РІ типовых RISC-процессорах реализуются 32 или большее число регистров РїРѕ сравнению СЃ 8 - 16 регистрами РІ CISC-архитектурах), что позволяет большему объему данных храниться РІ регистрах РЅР° процессорном кристалле большее время Рё упрощает работу компилятора РїРѕ распределению регистров РїРѕРґ переменные. Для обработки, как правило, используются трехадресные команды, что РїРѕРјРёРјРѕ упрощения дешифрации дает возможность сохранять большее число переменных РІ регистрах без РёС… последующей перезагрузки.