омп’ютерна схемотехніка” для спеціальності 5.05010201

1. Особливості процесу виконання команди КР580ВМ80.

Виконання кожної команди виробляється мікропроцесором у суворо певної послідовності дій, що визначається кодом команди, і синхронізується сигналами Ф1 і Ф2 тактового генератора. Цикл команди - цей час виконання команди. Упродовж цього терміну: команда вибирається з пам'яті, дешифрируется код команди, формуються управляючі сигнали для виконання команди, завершується вплив управляючих сигналів. Цикл команди розбивається на машинні цикли - цей час, необхідну звернення до пам'яті або до пристроям введення - виведення. Цикл команди складається з стількох машинних циклів, скільки інтерпретацій пам'яті або до УВВ знадобиться для виконання цієї команди. Команди цього мікропроцесора можуть утримувати від 1 до 5 машинних циклів. Натомість кожен машинний цикл складається з тактів - найменший проміжок часу, необхідний виконання одного елементарного дії микропроцессоре. Такт дорівнює 1 періоду тактових імпульсів тактового генератора. Машинний цикл може полягати від 3 до 5 тактів. Перші три такту потрібні в організацію обміну з пам'яттю, а другий і третій такти - до виконання внутрішніх операцій на микропроцессоре. Відлік тактів тягнеться з позитивних фронтів імпульсної послідовності Ф1. За виконання будь-який команди спочатку зчитується перший байт команди з пам'яті. Прості команди виконуються за машинний цикл; складні команди - за 5 машинних циклів з вісімнадцятьма тактами.

2. Алгоритм лінійного-обчислювального процесу.

Початок

Лінійно-обчислювальний процес передбачає послідовне виконання команд програм і має вигляд:

Кінець

При цьому програмний лічильник формує адресу наступної команди шляхом збільшення свого змісту на одиничку

3. Поняття про мнемокод.

Мнемокод ідентифікує команди Асемблера. Використовується скорочення англійських слів, які передають особливості передаваної команди. Наприклад:

ADD+ , a SAT-

4. Тригери регістра ознак, вміст який використовується в ролі умов в командах умовних викликів підпрограми.

У ролі умов в командах умовних викликів підпрограми використовується вміст чотирьох тригерів регістра ознак: тригерів Tz, Ts, Tp, Tc.

Tz – тригер 0, Tz=1, якщо результат 0.

Ts – тригер знаку встановлюється в стан , який відповідає знаковому розряду результату.

Tp – тригер парності Tp=1, якщо в результаті парна кількість 1.

Tc – тригер переносу містить переноси з старшого розряду при виконанні арифметичних операцій.

Команди цього типу при виконанні умови приводять до зміни вмісту програмного лічильника (РС) – замість адреси наступної за порядком команди в програмний лічильник записується адреса переходу або початкова адреса підпрограми, яка вказана в другому та третьому байтах команди, тобто дії описані вище; якщо вказана умова не виконується, то виконується наступна за порядком команда.

5. Особливості структури МП і8086.

МП і8086 – це 16-ти розрядний МП з конвеєрною архітектурою. Конвеєрний режим забезпечується паралельною роботою двох пристроїв , з яких складається мікропроцесор – операційного пристрою та шинного інтерфейсу.

Операційний пристрій виконує команду, а шинний інтерфейс взаємодіє з зовнішньою шиною: виставляє адреси, зчитує коди команд, операнди, записує результати виконання команд у пам'ять чи пристрої В/B.

6. Особливості сегментної організації пам’яті МП і8086.

У МП i8086 застосовано сегментну організацію пам'яті, яка характеризується тим, що програмно доступною є не вся пам'ять, а лише деякі сегменти, тобто області пам'яті. Усередині сегмента використовують лінійну адресацію.

Рис. 1. Програмна модель пам'яті

Упровадження сегментної організації можна пояснити таким чином. Мікропроцесор i8086 являє собою 16-розрядний процесор, тобто він має 16-розрядну внутрішню шину, 16-розрядні регістри і суматори. Прагнення розробників ВІС адресувати якомога більший масив пам'яті зумовило використання 20-розрядної шини даних. Для порівняння: 16-розрядна шина адреси дозволяє адресувати = 64 кбайт; 20-розрядна - = 1 Мбайт.

7. Особливості команд пересилання даних із регістрів у регістри МП і8086.

Мнемокод команди пересилання має вигляд:

MOV dest, src

Dest – операнд призначення

Src – операнд-джерело

Якщо мова йде про пересилання з регістру в регістр то мнемокод має вигляд:

MOV reg, reg

Приклад:

1) Передати дані з регістру CL у регістр BL.

MOV BL, CL BL CL

Після виконання команди MOV вміст регістрів одного і другого буде однаковий BL=11000001 і CL=11000001.

2) Переслати вміст комірки памяті DS:[200DH] у регістр CX.

MOV CX, [200DH] CX DS[200DH]

Вміст 16-ти розрядної комірки памяті має пересилатися у 16-ти розрядний регістр. В команді вказана команда молодшого байта слова. А старший байт слова знаходиться в комірці з адресою на одиницю більша, ніж адреса у вказаній команді, тобто з адресою DS[200DH].

3) Завантажити сегментний регістр DS початковим значенням 4000H . Оскільки безпосередньо завантажити сегментний регістр значенням 4000h неможна. Необхідно ці значення записати у РЗП, а потім передати це значення у сегментний регістр

MOV BX, 4000h BX 4000h

MOV DS, BX DS BX

8. Магістральний спосіб організації введення-виведення.

Особливістю універсальних мікропроцесорів є відсутність апаратних засобів обміну даними з зовнішніми пристроями, таких як буфери для короткотривалого зберігання даних, що вводяться чи виводяться, схем ідентифікації пристроїв введення/виведення тощо. Отже, при побудові МПС треба передбачити спеціальні апаратні засобу, що будуть забезпечувати спряження мікропроцесора з зовнішніми пристроями. Сукупність апаратних засобів та програмного забезпечення, що їх обслуговує, називають інтерфейсом введення/виведення.

Переважно зовнішні пристрої працюють значно повільніше ніж МПС. Отже, при потребі, МПС може обслуговувати значну кількість зовнішніх пристроїв. Якщо зовнішні пристрої підключаються паралельно до шини введення/виведення МПС, то таку шину називають системною шиною,спільною шиною або магістраллю. . Такий спосіб організації введення/виведення отримав назву магістрального (рис.15.1).

Рис.15.1 Магістральний спосіб організації введення/виведення

9. Поняття про цикл процесу виконання команди в МП.

Цикл команди— інтервал часу, необхідний для вибірки команди з пам'яті та її виконання. Він складається з одного або кількох машинних циклів, їх кількість, як правило, дорівнює кількості звернень МП до пам'яті чи одного з ПВВ.

Керуючий пристрій виконує функції керування і син хронізації, тобто керує зміною подій в необхідній послі довності, узгоджуючи їх із сигналами тактового генератора. Він складається з керуючого автомату, призначеного для керування процесами всередині МП, і схеми, яка, одержуючи сигнали ззовні, виробляє сигнали, що керують системою.

Код команди дешифрується, перетворюючись на двій кові сигнали, які діють на модулі та блоки МП, що беруть участь у виконанні цієї команди.

Цикл команди поділяється на дві фази: фаза вибірки і фаза виконання.

Фаза вибірки — автомат задає початок чергового цик лу, надсилає сигнал, за яким число, що знаходиться в лі чильнику команд, передається в буферний регістр адреси. Звідти через шину адреси код адреси команди спрямовується в пам'ять, де дешифрується. За сигналом «зчитування» з комірки пам'яті слово команди зчитується і передається шиною даних у буферний регістр даних, з якого пересилається в регістр команд, потім дешифрується.

Фаза виконання — пристрій керування генерує послідовність сигналів, необхідну для виконання команди. За цей час дані лічильника збільшуються на одиницю. Цим формується адреса наступної виконуваної команди.

Зчитування чи запис слова відбувається протягом певного інтервалу часу, який називають часом доступу. Інтер вал часу, що витрачається на звернення до пам'яті та одержання від неї сигналу готовності, називається

циклом очі кування готовності. Він становить частину машинного циклу.

10. Алгоритм циклічного обчислювального процесу.

Циклічному обчислювальному процесорі відповідає алгоритм, в якому частина операцій повторюється певне число разів. Блок- схема алгоритму в цьому випадку може мати вид, показаний на рис.1, де у вигляді ромба зображений так званий умовний блок. Цьому блокові відповідають команди умовних переходів JC, JPO, JPE, JP, JM. Як умови використовуються ознаки, які заносяться в тригери регістра ознак. Перевірка ознак полягає в перевірці вмісту цих тригерів і забезпечується перерахованими командами. Ці команди використовуються для організації розгалужень в алгоритмах.

Початок

HL <В3В2>

BC <В3В2>

D <B2>

A ( M )

[(BC)] ( A )

HL ( HL) -1

BC (BC)+1

D ( D )-1

Кінець

T_z=0 ?

так

ні

11. Команди звернення до підпрограми.

Спеціальний механізм виклику процедур полягає в можливості збереження інформації про контекст програми в точці виклику процедури. Під контекстом розуміють інформацію про стан програми в точці виклику процедури. В системі команд мікропроцесора є дві команди, які здійснюють роботу з контекстом. Це команди call і ret:

сall [модифікатор] ім’я _ процедури - виклик процедури (підпрограми). Ця команда передає керування за вказаною адресою з символічним ім’ям ім’я _ процедури , але при цьому в стеку зберігається адреса повернення, тобто адреса команди, яка є наступною в програмі після команди сall.

ret [число] - повернення керування викликаючій програмі. Команда зчитує адресу повернення із стеку й завантажує її в регістри cs і ip/eip, тим самим повертаючи керування на команду, наступну після команди сall. [число] - необов'язковий параметр, який позначає кількість елементів, які видаляються із стеку при поверненні із процедури.

12. Організація лінійних обчислювальних процесів у МПС та МП. Особливості роботи програмного лічильника.

Під час виконання лінійнтих обчислювальних процесів у МПС та МП програма виконується лінійно – команда за командою. Команди знаходяться в ОЗП МПС,адреса команди, що виконується, записана в програмному лічильнику, після виконання команди вміст програмного лічильника збільшується на одиницю, якщо немає умовних чи безумовних переходів і виконується команда,що знаходиться за адресою,яка міститься в програмному лічильнику

13. Операційний пристрій МП і8086,його структура.

Операційний пристрій МП і8086 має структуру, подібну до структури МП і8080, і містить:

16-розрядні регістри загального призначення (РЗП), чотири з яких – це регістри даних AX, BX, CX, DX, а чотири інших – це регістри вказівники BP (базовий регістр), SP (вказівник стеку), SI (індекс джерела), DI (індекс призначення). Молодший xL і старший xH байти кожного з регістрів даних є програмно доступними і можуть незалежно адресуватися за відповідними назвами, наприклад, для регістру АХ – AL і AH;

арифметико-логічний пристрій (ALU), входи і виходи якого сполучені з внутрішньою шиною, при цьому між входами і шиною є буферні регістри, що забезпечують тимчасове зберігання операндів на час виконання операцій над ними;

регістр ознак (прапорців) F;

блок керування та синхронізації.

Шинний інтерфейс містить:

чотири сегментних регістри CS, DS, ES, SS, в які поміщаються початкові адреси сегментів пам’яті;

вказівник команд ІР, який, на відміну від МП і8080, містить зміщення в сегменті кодів поточної команди;

допоміжні регістри зв’язку;

суматор, який формує 20-розрядну адресу з двох 16-розрядних слів;

регістровий файл черги команд на шість слів, який працює за принципом FIFO (позначено цифрами 1…6);

буфер шини, який сполучує внутрішні шини даних та адрес з зовнішньою шиною МП.

14. Поняття про логічні адреси при формуванні 20-розрядної адреси у 16-розрядному процесорі.

Для формування 20-розрядної адреси у 16-розрядному процесорі використовують інформацію двох 16-розрядних регістрів. У МП i8086 20-розрядна адреса формується з двох 16-розрядних адрес, які називають логічними. Перша логічна адреса, доповнена праворуч чотирма нулями, являє собою початкову адресу сегмента ємністю 64 кбайт. Друга логічна адреса визначає зміщення у сегменті, тобто відстань від початку сегмента до адресованої комірки.

Якщо вона дорівнює 0000, то адресується перша комірка сегмента, якщо FFFFH - то остання. Отже, логічний адресний простір розподілено на блоки суміжних адрес розміром 64 кбайт, тобто сегменти.

15. Особливості команд пересилання з регістрів у пам’ять і навпаки в МП і8086.

16. Особливості застосування шинного формувача КР580ВА86 для буферування шини адреси в МПС на МП і8080.

В мікропроцесорний комплект КР580 входить мікросхема шинного формувача КР580ВА86 , яка представляє собою 8- розрядний прийомо-передавач (рис.2.8) з тристабільними виходами і можливістю керування напрямом передачі інформації.

В зв'язку з тим, що інформація шиною адреси передається від МП, шинний формувач повинен передавати інформацію від сторони А, до якої під'єднані адресні виходи МП, до сторони В, до якої під'єднана адресна шина системи. Тому на входах Т обох мікросхем можна постійно підтримувати рівень логічної 1 (через гасячий резистор від джерела живлення).

17. Поняття про такти процесу виконання команди в МП.

18. Організація розгалужень.

На блок-схемі алгоритму розгалуження є блок у вигляді ромба (умовний блок) . Умовному блоку відповідають команди умовних переходів. Ці команди використовують для організації розгалужень.

Як умови використовуються ознаки, які заносяться в тригери регістра ознак. Перевірка ознак полягає в перевірці вмісту цих тригерів.

19. Особливості виконання команди CALL.

При виконанні команди СALL , вміст PC, який представляє собою адресу наступної команди в основній програмі заноситься в дві сусідні комірки стекової памяті і тільки після цього в PC заноситься початкова адреса підпрограми , тобто виконуються наступні дії:

1) [(SP)-1] [(SP)-2] (PC)

2) SP (SP)-2

3) PC

20. Організація обчислювальних процесів з розгалуженням у МПС на МП , реалізація умовних переходів.

21. Шинний інтерфейс МП і8086, його структура.

Шинний інтерфейс містить:

· Чотири сегментних регістра CS, DS,ES, SS, в які поміщаються початкові адреси сегментів памяті

· Вказівник команди IP , який на відміну від МП і8086, містить зміщення в сегменті кодів поточної команди

· Допоміжні регістри звязку

· Суматор, який формує 20-ти розрядну адресу з двох 16-ти розрядних слів

· Регістровий файл черги , команди на шість слів , який працює за принципом FIFO

· Буфер шини, який сполучає внутрішні шини даних та адрес з зовнішньою шиною МП

22. Формування фізичної 20-розрядної адреси у 16-розрядному процесорі.

Фізична 20-розрядна адреса комірки пам’яті формується з двох логічних 16-розрядних адрес – початкової адреси сегменту і лінійної адреси в межах сегменту, яка називається зсувом або виконавчою адресою EA (Executive address).

Процедура формування фізичної адреси ілюструється рис.8.2.

Фізична адреса формується як сума початкової адреси сегменту Seg, зсунутої на чотири розряди ліворуч, що рівноцінно множенню на 2⁴=16, зі зсувом EA. Таким чином фізична адреса буде визначатися як . Фізичну адресу прийнято позначати у вигляді Seg:EA, де як Seg і EA можуть використовуватися і позначення регістрів і 16-розрядні дані.

Рис.8.2 Формування фізичної адреси МП і8086

23. Особливості арифметичних команд в МП і8086.

Особливістю цих операцій є використання прапорців в регістрі стану, які можуть змінювти свій стан за виконанням команд: ADD,SUB, CNP, AND, TEST, OR, XOR

Спосіб запису:

REG, mem

Mem, REG

REG, REG

Mem, immed

REG, іmmed

Результатии записуються в операнд

24. Структура ППІ КР580ВВ55.

1) Двонапрравлений 8-ми розрядний буфер даних, який зєднює лінії даних цієї ВІС з системною шиною даних

2) Блок керування(читання-запис RWCU), що забезпечує керування передаванням даних і керуючих слів.

3) Три 8-ми розрядні порти вводу-виводу(порт A,B, C). Порт С поділений на два 4-х розрядні порти.

4) Блок керування групою А (CUA), куди входять порт А, і блок керування групою В (СUB), куди входять порт В, .

Блок RWCU містить регістр керуючого слова, який позначається RCW/

25. Інформація про стан мікропроцесора, поняття про слово “стану”.

Особливістю мікропроцесора є те, що в кожному циклі в такті Т1 в інтервалі часу від моменту додатнього фронту Ф1 в такті Т1 до відємного фронту Ф2 в такті Т2 мікропроцесор видає сигнал синхронізації , а на шину даних видає інформацію про стан МП – це восьмирозрядна кодова комбінація, яка називається “слово стану”

Слово стану – це інформація про наміри мікропроцесора по відношенню до зовнішніх пристроїв.

26. Способи запису команд.

Для зручності представлення і запису команд використовують мнемокоди – умовні позначення команд, які, як-правило, формуються набором з латинських букв, взятих з назви команди.

Записи команд з використанням мнемокоду мають структуру X..X d, s, де X..X – мнемокод команди, d – адреса призначення (куди поміщається операнд; в двооперандних командах одночасно є адресою другого операнду), s – адреса джерела (операнд або адреса операнду, над яким виконується операція; в двооперандній команді – перший операнд або його адреса).

Приклади запису команд з використанням мнемокодів:

CLI – команда, що не містить операнду;

INC A; MOV AX, DX – команди з одним операндом;

ADD AX, DX – команда з двома операндами.

27. Особливості виконання команди повернення з підпрограми RET.

Команда RET – це команда повернення з підпрограми в основну програму при виконанні якої програмний лічильник (PC) зі стеку повертається адреса наступної команди основної програми. Таким чином виконуються слідуючі дії:

1) PC [(SP)(SP)+1]

2) SP (SP)+2

28. Використання підпрограм у програмуванні. Реалізація звернення до підпрограми у МПС на МП.

Якщо певна група команд повторюється багато разів у різних точках програми, то її можна оформити у виді підпрограми. Таким чином можна часто значно зменшити об’єм області пам’яті, в якій розміщена програма.

Звернення до підпрограми відбувається за допомогою команд безумовного (CALL) та умовних (CNZ, CZ, CNC, CC, CPO, CPE, CP, CM викликів підпрограми

При виконанні команди безумовного виклику підпрограми вміст програмного лічильника, який представляє собою адресу наступної за порядком команди основної програми заноситься в дві сусідні комірки стекової пам’яті, а замість нього в програмний лічильник заноситься початкова адреса підпрограми, тобто виконуються наступні дії:

[(SP) -1] [ (SP) - 2] (PC);

SP (SP) – 2;

PC <В₃ В₂>.

Структура коду Мнемоніка команди 11001101

CALL 092D 00101101

00001001

Приклад запису команди безумовного виклику підпрограми з початковою адресою 092D:

Підпрограма закінчується командою повернення з підпрограми, яка повертає мікропроцесор до основної програми. При виконанні команди безумовного повернення з підпрограми (RET) в програмний лічильник повертається зі стеку адреса наступної команди основної програми, яка була туди занесена командою виклику підпрограми (CALL), тобто виконуються дії:

(PC) [(SP)] [(SP) + 1];

SP (SP) + 2;

29. Регістри загального призначення (РЗП) операційного пристрою МП і8086.

30. Програмна модель МП і8086.

Програмною моделлю МП називається сукупність програмно доступних регістрів, тобто тих регістрів вміст яких можна зчитати або змінити за допомогою команд. Програмну модель МП і8086 складають регістри загального призначення (РЗП), сегментні регістри, вказівник команд і регістр прапорців. Програмна модель МП і8086 представлена на рис.9.1.

1. Рис.9.1 Програмна модель МП і8086

31. Особливості команд передачі керування в МП і8086.

Команди передачі керування зазвичай змінюють вміст вказівника команд IP, а деякі і вміст регістра сегмента кодів CS. За допомогою цих команд можна змінити послідовність виконання команд у програмі, оскільки регістр CS містить базову адресу поточного сегмента кодів, з якого вибираються команди, а регістр IP - адресу, яка задає зміщення команди відносно початку сегмента кодів. Після виконання команди передачі керування пристрій керування МП, використовуючи новий вміст регістрів CS і IP, вибирає з пам'яті наступну команду. У такий спосіб виконується переоформлення черги команд, які надходять у блок операційного пристрою.

До цієї групи команд належать: команди безумовного й умовного переходів; команди викликів підпрограм і повернень з підпрограм; команди циклів; команди переривань.

Приклад.Виконати безумовний міжсегментний перехід. За командою JMP FAR LABEL

(JuMP FAR - стрибок далеко) здійснюється перехід до виконання команд, першу з яких позначено міткою LABEL. Ця мітка знаходиться в межах усієї пам'яті ємністю 1 Мбайт. При міжсегментному переході змінюється як вміст програмного лічильника IP, так і вміст сегментного регістра кодів CS згідно з міткою LABEL.

32. Вибір портів або регістра керуючого слова ППІ КР580ВВ55.

33. Типи машинних циклів.

В залежності від конкретної інформації в “слові стану” розрізняють 10 типів машинних циклів. Цикл m1 є завжди першим типом – вибір першого байту команди.

Перерахуємо всі 10 типів:

1) Вибір першого байту команди

2) Читання з памяті

3) Запис у память

4) Читання з стеку

5) Запис у стек

6) Ввід із ПВВ

7) Вивід із ПВВ

8) Підтвердження переривання

9) Підтвердженя зупинки

10) Підтвердження переривання при зупинці.

34. Типи виразів в програмі на мові Асемблер.

А) команди, що транслюються

Б) директиви, що не транслюються, а лише керують процесом трансляції.

35. Роль стекової пам’яті при виконання команди CALL.

36. Особливості використання стекової пам’яті при зверненні до підпрограми і при поверненні в основну програму.

[(SP) -1] [ (SP) - 2] (PC);

SP (SP) – 2;

PC <В₃ В₂>.

При виконанні команди безумовного повернення з підпрограми (RET) в програмний лічильник повертається зі стеку адреса наступної команди основної програми, яка була туди занесена командою виклику підпрограми (CALL), тобто виконуються дії:

(PC) [(SP)] [(SP) + 1];

SP (SP) + 2;

37. Регістр прапорців МП і 8086, призначення прапорців.

Більшість арифметичних і логічних команд впливають на регістр стану процесора (або прапорці - flags). У цьому регістрі 16 біт. Кожен біт називається прапорцем і може приймати значення 1 або 0.

Carry Flag (CF) - перенос - цей прапор встановлюється в 1, коли є беззнакове переповнення. Наприклад, якщо ви збільшили байт 255 + 1 (результат не міститься в діапазоні 0...255). Якщо переповнення не відбувається, цей прапор установлений в 0.

Zero Flag (ZF) - нуль - установлюється в 1, якщо результат дорівнює нулю. Якщо результат не нульовий, то цей прапор установлюється в 0.

Sіgn Flag (SF) - знак - установлений в 1, якщо результат - негативне число. Якщо результат позитивний, то цей прапор установлюється в 0. Звичайно цей прапор приймає значення старшого значущого біта.

Overflow Flag (OF) - переповнення - установлюється в 1, якщо трапляється переповнення при арифметичних операціях зі знаком. Наприклад, якщо ви збільшили байт 100 + 50 (результат не міститься в діапазоні -128...127).

Parіty Flag (PF) - контроль із - цей прапор установлюється в 1, якщо в молодших 8-бітових даних парне число. Якщо число непарне, то цей біт установлений в 0. Навіть якщо результат - це слово, то з тільки 8 молодших біт!

Auxіlіary Flag (AF) - зовнішній перенос - установлений в 1, якщо трапилося переповнення без знака молодших 4-х битов (тобто перенос із 3-го біта).

Іnterrupt enable Flag (ІF) - переривання - якщо цей прапор установлений в 1, то процесор реагує на переривання від зовнішніх пристроїв.

Dіrectіon Flag (DF) - напрямок - цей прапор використовується деякими командами для обробки ланцюжка даних. Якщо прапор установлений в 0 - обробка відбувається в прямому напрямку, якщо 1 - у зворотному.

38. Основні групи системи команд МП і8086.

Синтаксис мови асемблера визначається системою команд конкретного процесора.

Усі команди МП можна розподілити на п'ять груп:

1. команди передачі інформації (команди пересилання, роботи зі стеком, введення-виведення);

2. команди обробки інформації (арифметичні, логічні, команди зсуву);

3. рядкові команди;

4. команди передачі керування, включаючи команди переривань;

5. команди керування станом МП.

39. Типи ЗП МПС за швидкістю обміну інформацією з АЛП.

40. Формат керуючого слова ППІ КР580ВВ55.Приклад запису керуючого слова.

Формат керуючого слова режиму показаний на рис. 3.

D7	D6	D5	D4	D3	D2	D1	D0
	M1	M2	IOA	IOC’	M	IOB	IOC”

Рис. 3. Формат керуючого слова режиму.

Окремі біти керуючого слова мають наступне призначення:

- біти М1, М0 задають режим групи А: 00 – режим 0, 01 – режим 1, 1х – режим 2;

- біт ІОА задає режим введення або виведення порту А (1 – введення інформації, 0 – виведення);

- біт ІОC’ задає режим введення або виведення порту C’ (1 – введення інформації, 0 – виведення);

- біт М задає режим роботи групи В (0 – режим 0, 1 – режим 1);

- біт ІОВ задає режим введення або виведення порту B (1 – введення інформації, 0 – виведення);

біт IOC” задає режим введення або виведення порту C” (1 – введення інформації, 0 – виведення).

Сигналом RESET всі порти ППІ настроюються на виведення в режимі 0. На рис. 4 приведене керуюче слово, яке встановлює режим 0 для всіх портів, причому порт А програмується на введення інформації, а порти В і С - на виведення.

D7	D6	D5	D4	D3	D2	D1	D0

Рис. 4. Формат керуючого слова заданого режиму.

41. Стан “зупинки” МП.

В системі команд МП є спеціальна команда, яка викликає припинення виконання програми і перехід в стан зупинки, при цьому всі буфери переходять в третій стан , про що свідчить сигнал на виході “COAT”

42. Структура виразів на мові Асемблер.

{<мітка>}; <мнемокод>{<операнд>},{<операнд>}{;коментар}

В фігурних дужках наведені елементи, яких може не бути в деяких командах.

Приклади виразів першого типу

Мітка	Мнемокод	Операнд(и)	Коментар
M1:	MOV ADD	AX,05 AX,BX	AX 05 AX AX+BX

Приклади виразів другого типу

Мітка	Мнемокод	Операнд(и)	Коментар
COUNT	DB		Кількість повторень байту даних директива якого використовується для росп. п

43. Команди умовних викликів підпрограми. Приклади.

У ролі умов в командах умовних викликів підпрограми використовується вміст чотирьох тригерів регістра ознак: тригерів T_z, T_s_,T_p, T_c. Команди цього типу при виконанні умови приводять до зміни вмісту програмного лічильника (РС) – замість адреси наступної за порядком команди в програмний лічильник записується адреса переходу або початкова адреса підпрограми, яка вказана в другому та третьому байтах команди, тобто дії описані вище; якщо вказана умова не виконується, то виконується наступна за порядком команда.

44. Особливості організації циклічних обчислювальни процесів у МПС на МП КР580ВМ80.

45. Поняття “черги команд” МП і8086.

В шинному інтерфейсі є шестибайтова регістрова пам'ять, яка називається чергою команд. Черга команд працює за принципом: “Перший прийшов, перший вийшов” і зберігає порядок надходження команд. Коли ОП зайнятий виконанням команди шинний інтерфейс самостійно ініціює, випереджаючи вибірку кодів команд з памяті у чергу команд. Вибирання з памяті чергового командного слова здійснюється тоді, коли в черзі виявляються два вільні байти. Черга збільшує швидкодію процесора у випадку послідовного виконання команд. У разі вибирання команд переходів, викликів і повернень з підпрограми. Оброблені запити переривань черги команд скидаються і вибирання починається з нового місця прогамної памяті.

46. Типи адресації операндів МП і8086.

· Пряма

· Регістрова

· Безпосередня

· Непряма

1) Базова адресація – ЕА ефективна адреса обчислюється складанням вмісту базових регістрів BX або BP з 8-ми розрядним або 16-ти розрядним зміщенням

DS:EA

BX або BP

8р або 16р

2) Індексна адресація – ефективна адреса ЕА обчислюється складанням вмісту індексних регістрів SI або DI, зміщенням 8р або 16р.

3) Базова індексна адресація – ефективна адреса ЕА=сумі вмісту базових регістрів BX або BP, індексних регістрів SI або DI та восьми або шістнадцятирозрядним зміщенням

ПР DS:[BX+7Ah]

47. Поняття інтерфейсу в ведення/виведення .

48. Особливості застосування системного контролера КР580ВК28 при побудові МПС.

Практична частина

1. На входах КР580ВВ55 діють сигнал : =0, , =0, =1. Через який канал ППІ і в якому напрямі відбувається передача інформації?

2. Навести блок-схему алгоритму розв’язку задачі: m+n ,якщо m знаходиться в регістрі В , n знаходиться в регістрі L , результат помістити в регістр H.

3. Мнемоніка операції, яка виконується JNZ 0918, адреса наступної команди =0800. Який буде вміст PC, якщо =1.

4. Вказати ємність модуля ЗП, побудованого на КР580РУ8А,якщо на 1 лінійці

5. розташовано 3 мікросхеми.

6. На входах КР580ВВ55 діють сигнал : =0, , =0, =1. Через який канал ППІ і в якому напрямі відбувається передача інформації?

7. Навести блок-схему алгоритму розв’язку задачі: m+n ,якщо m знаходиться в регістрі D , n знаходиться в регістрі H, результат помістити в регістр A.

8. Мнемоніка операції, яка виконується JNZ 0918, адреса наступної команди =0800. Який буде вміст PC, якщо =0.

9. Вказати ємність модуля ЗП, побудованого на КМ132РУ8,якщо на 1 лінійці розташовано 4 мікросхеми.

10. На входах КР580ВВ55 діють сигнал : =0, , =0, =1. Через який канал ППІ і в якому напрямі відбувається передача інформації?

11. Навести блок-схему алгоритму розв’язку задачі: (m+n)/m ,якщо m знаходиться в регістрі D , n знаходиться в регістрі H, результат помістити в регістр B.

12. Мнемоніка операції, яка виконується JNZ 0918, адреса наступної команди =090F. Який буде вміст PC, якщо =1.

13. Вказати ємність модуля ЗП, побудованого на КМ132РУ8,якщо на 1 лінійці розташовано 2 мікросхеми.

14. На входах КР580ВВ55 діють сигнал : =0, , =0, =1. Через який канал ППІ і в якому напрямі відбувається передача інформації?

15. Навести блок-схему алгоритму розв’язку задачі: (m-n)/m ,якщо m знаходиться в регістрі B , n знаходиться в регістрі L, результат помістити в регістр D.

16. Мнемоніка операції, яка виконується JNZ 0918, адреса наступної команди =090F. Який буде вміст PC, якщо =0.

17. Вказати ємність модуля ЗП побудованого на К541РУ2, якщо на 1 лінійці розташовано 4 мікросхеми.

18. На входах КР580ВВ55 діють сигнал : =0, , =0, =1. Через який канал ППІ і в якому напрямі відбувається передача інформації?

19. Навести блок-схему алгоритму розв’язку задачі: m-n ,якщо m знаходиться в регістрі D , n знаходиться в регістрі B, результат помістити в регістр L.

20. Мнемоніка операції, яка виконується JC 0800, адреса наступної команди =0918. Який буде вміст PC, якщо =0.

21. Вказати ємність модуля ЗП, побудованого на КР537РУ8А, якщо на 1 лінійці розташовано 2 мікросхеми.

22. На входах КР580ВВ55 діють сигнал : =0, , =0, =1. Через який канал ППІ і в якому напрямі відбувається передача інформації?

23. Навести блок-схему алгоритму розв’язку задачі: (m-n)/m ,якщо m знаходиться в регістрі L , n знаходиться в регістрі E, результат помістити в регістр D.

24. Мнемоніка операції, яка виконується JZ 0800, адреса наступної команди =0918. Який буде вміст PC, якщо =1.

25. Вказати ємність модуля ЗП, побудованого на КМ132РУ8, якщо на 1 лінійці розташовано 3 мікросхеми.

26. На входах КР580ВВ55 діють сигнал : =0, , =0, =1. Через який канал ППІ і в якому напрямі відбувається передача інформації?

27. Навести блок-схему алгоритму розв’язку задачі: m+n ,якщо m знаходиться в регістрі B , n знаходиться в регістрі L, результат помістити в регістр H.

28. Мнемоніка операції, яка виконується JZ 0918, адреса наступної команди =0800. Який буде вміст PC, якщо =1.

29. Вказати ємність модуля ЗП, побудованого на КР537РУ8А, якщо на 1 лінійці розташовано 3 мікросхеми.

30. На входах КР580ВВ55 діють сигнал : =0, , =0, =1. Через який канал ППІ і в якому напрямі відбувається передача інформації?

31. Навести блок-схему алгоритму розв’язку задачі: m+n ,якщо m знаходиться в регістрі D , n знаходиться в регістрі H, результат помістити в регістр A.