Усилитель промежуточной и низкой частоты

Усилитель промежуточной частоты предназначен для получения необходимого коэффициента усиления и требуемой избирательности приемника по соседнему каналу.

Электрическая схема усилителя промежуточной и низкой частоты приведена в приложении 9.

Усилитель промежуточной и низкой частоты состоит из:

усилителя напряжения гетеродина;

первого смесителя;

кварцевого фильтра;

усилителя первой промежуточной частоты;

второго смесителя;

усилителя второй промежуточной частоты;

ограничителя;

дискриминатора;

усилителя низкой частота, с коммутируемым фильтром;

шумоподавителя.

6.3.1. Усилитель напряжения гетеродина предназначен для усиления сигналов первого гетеродина-синтезатора и представляет собой резонансный усилитель, выполненный на транзисторах V4, V5. Транзисторы включены по схеме с общим эмиттером и охвачены глубокой отрицательной обратной связью по постоянному току. В коллектор транзистора V5 на первом поддиапазоне включен контур, образованный индуктивностью L3, подстроечным конденсатором С20, разделительным конденсатором С19 и варикапами V7 и V8. На втором поддиапазоне в коллектор транзистора V5 включается контур, образованный индуктивностью L7, подстроечным конденсатором С27, разделительным конденсатором С26 и варикапами V9 и V10. Резисторы R5, R8-R11, R14, R20, R21 обеспечивают заданный режим транзисторов V4 и V5. Резисторы Rl5 иR24 служат для устранения самовозбуждения усилителя. Резистор R25 необходим для протекания обратного тока диода V6 в случаях, когда диод V6 заперт. Аналогичную функцию выполняет резистор R37. Резистор R27 обеспечивает минимальную неравномерность амплитуды выходного напряжения между поддиапазонами усилителя напряжения гетеродина. Резисторы R33 и R35 устраняют шунтирующее действие источника управляющего напряжения на колебательные контура. Индуктивность L6 и конденсатор С25 образуют фильтр, препятствующий прохождению частоты 11,5 МГц с синтезатора на первый смеситель. Конденсатор С5 — разделительный. Питается усилитель через фильтры, образованные дросселями L4, L8 и конденсаторами С16, С17, С28, С29. Резистор R34 и конденсатор С23 предназначены для фильтрации управляющего напряжения.

На входе усилителя напряжения гетеродина включена схема коммутации, образованная диодами V1, V2 и резисторами R1 и R2, предназначенная для запирания входа усилителя гетеродина при работе радиостанции па передачу. При передаче на диод V1 от генератора передатчика подается положительное напряжение. Ток, протекающий через диод V1 и резистор R1, создает на резисторе R1 напряжение, запирающее диод V2, в результате чего сигнал от генератора не поступает на вход усилителя гетеродина. При работе радиостанции на приеме через резистор R2 подводится положительное напряжение на диод V2, он открывается, а диод V1 оказывается закрытым. Сигнал первого гетеродина приходит на вход усилителя напряжения гетеродина, усиливается, снимается с контура усилителя и через разделительный конденсатор С15, согласующую индуктивность L2, конденсатор С10 и резисторы R13, R7 подается в эмиттер транзистора V3.

6.3.2. Первый смеситель приемника предназначен для преобразования сигналов, приходящих с УВЧ, усилителя первого гетеродина в сигнал промежуточной частоты и выполнен на транзисторе V3. Сигнал с выходного контура усилителя высокой частоты через разделительный конденсатор С2 подается на базу смесителя транзистора V3.

Резисторы R3, R4, R7, R13 обеспечивают необходимый режим работы транзистора. Конденсаторы СЗ, С4 — блокировочные, а С14 — разделительный. Нагрузкой первого смесителя является контур, образованный индуктивностью L1, конденсатором С6, резистором R22 и настроенный на первую промежуточную частоту 11,5 МГц. Сигнал первой промежуточной частоты 11,5 МГц, выделенный контуром смесителя, через конденсатор С14, кварцевый фильтр и контур, состоящий из индуктивности L5, конденсатора С22, резистора R28, подается на вход усилителя первой промежуточной частоты. Вышеуказанные контура служат для настройки кварцевого фильтра и создания равномерного коэффициента передачи в пропускаемой полосе.

6.3.3. Усилитель первой промежуточной частоты выполнен на микросхеме А2. Резистор R36 служит для регулирования коэффициента усиления. Нагрузкой каскада является контур, состоящий из индуктивности L10, конденсатора С36. Микросхема питается напряжением 6 Вчерез фильтр, состоящий из дросселя L9 и конденсаторов СЗО, С37. Усиленный сигнал первой промежуточной частоты снимается с контура и через конденсатор С41 подается на второй смеситель.

6.3.4. Второй смеситель предназначен для преобразования сигналов, приводящих с первого усилителя промежуточной частоты и второго гетеродина-синтезатора, а сигнал второй промежуточной частоты и выполнен на микросхеме A3. Резистором R53 регулируется крутизна характеристики преобразования, a R54 — устанавливают ток, потребляемый микросхемой A3. Сигнал второго гетеродина частотой 10 МГцчерез разделительный конденсатор С43 подается на вход смесителя. Конденсаторы С44, С42 — блокировочные. Микросхема питается напряжением 6 В через фильтр, состоящий из дросселя L12 и конденсаторов С45, С52. Конденсатор С53 служит для настройки контура Е3. Выделенный сигнал второй промежуточной частоты на контуре ЕЗ частотой 1,5 МГцподается на вход усилителя второй промежуточной частоты.

6.3.5. Усилитель второй промежуточной частоты выполнен на микросхеме А6 и контуре Е4. Резистор R63 служит для регулирования коэффициента усиления, конденсатор С67 — для настройки контура Е4, а резистор R72 — шунтирующий. Микросхема А6 питается напряжением 6 Вчерез фильтр, состоящий из дросселя L13 и конденсаторов С54, С60. Усиленный сигнал через разделительный конденсатор С76 подается на вход ограничителя.

6.3.6. Ограничитель предназначен для получения постоянной амплитуды выходного напряжения при изменении в определенных пределах амплитуды входного напряжения и ограничения паразитной амплитудной модуляции сигнала. Ограничитель собран на транзисторной сборке А1.1, транзисторах с выводами 10, 11, 12, 13. 14. Резисторы R12, R17, R18, R19, R26 определяют режим ограничителя. Нагрузкой ограничительного каскада является контур Е1. Резистор R23 — шунтирующий. Конденсатор С13 служит для настройки контура Е1. Сигнал с контура Е1 через переходной конденсатор С21 подается на вход эмиттерного повторителя, собранного на транзисторной сборке А1.1, выводы 7, 8, 9. Резисторы R29, R30, R32 определяют режим эмиттерного повторителя. Конденсаторы С7, С8, С9, С18 — блокировочные. Резистор R31 и конденсатор С24 образуют фильтр в цепи питания эмиттерного повторителя.

Сигнал через конденсатор С31 подается на контур Е2 дискриминатора.

6.3.7. Дискриминатор предназначен для получения напряжения, повторяющего закон модуляции входного сигнала. Дискриминатор собран на диодах V13, V14. Резисторы R44, R45, конденсаторы С46, С47— нагрузки дискриминатора. Конденсатор С39 — емкость связи. Резистор R48 и конденсатор С51 образуют фильтр нижних частот. Резистор R43 — шунтирующий. Конденсатор С40 служит для настройки контура Е2. С выхода фильтра нижних частот сигнал подается через конденсатор С55 на вход усилителя низкой частоты.

6.3.8. Усилитель низкой частоты собран на транзисторе транзисторной сборки А1.2, выводы 4, 5, 6 и микросхеме А7. Резисторы R59, R60, R64, R69 определяют режим транзистора. В эмиттерной цепи транзистора стоит фильтр, определяющий полосу звуковых частот телефонного канала. Полосовой фильтр состоит из индуктивности L14, конденсаторов С66, С69, С73. Резистор R67 служит для согласования выходного сопротивления эмиттерного повторителя с входным сопротивлениеем фильтра. Сигнал с фильтра через резистор R78 и конденсатор С74 подается на вход микросхемы А7. В режиме Тлг транзистор с выводами 1, 2, 3 транзисторной сборки А1.2 открывается. Диод V21 тоже открывается и подключает к фильтру конденсаторы С68, С71, С72, в результате чего фильтр оказывается настроенным на частоту 1000 Гц. Регулировка усиления в режиме Тлг осуществляется с помощью резистора R64. Резисторы R73 и R75 обеспечивают запирание транзистора с выводами 1, 2, 3 микросхемы А1.2 в режиме Тлф. Резисторы R66, R68, R76обеспечивают режим транзистора с выводами 1, 2, 3 по постоянному току. Резистор R65 и конденсатор С64 — фильтр в цепи питания транзистора. Резисторы R80, R81 создают режим микросхемы А7. Конденсатор С75 — блокировочный. Конденсатор С77 и резистор R79 -фильтр по цепи питания. Конденсатор С80 — разделительный, а С78 и резистор R83 — корректирующие.

6.3.9. Шумоподавитель предназначен для уменьшения напряжения шумов при работе радиостанции на приеме. Шумоподавитель собран намикросхемах А4, А5 и полевом транзисторе V15. Принцип работы шумоподавителя основан на изменении соотношения постоянной составляющей сигнала и огибающей шумов на выходе ограничителя при изменении уровня сигнала на входе приемника. Шумоподавитель состоит из детектора, собранного на диоде V12; усилителя огибающей шумов, собранного на транзисторе V15, микросхеме А4; детектора огибающей, собранного на диодах V16, V17; схемы сравнения, выполненной на микросхеме А5, и диодных ключей V19, V20. Постоянная составляющая сигнала с детектора V12 через фильтр, состоящий из резисторов R39, R40, конденсаторов C33-C35, поступает на вход 2 схемы сравнения А5. Огибающая шумов, усиленная транзистором V15 и микросхемой А4, детектируется диодами V16, V17. Постоянная составляющая огибающей шумов подается на вход 3 микросхемы А5 — схемы сравнения. При отсутствии сигнала на выходе приемника резистором R62 устанавливают такое соотношение постоянных составляющих, при котором диоды V19, V20 открываются и шунтируют низкочастотный сигнал, поступающий на вход 8 микросхемы А7. Резистор R77 ограничивает остаточные собственные шумы приемника.

При поступлении полезного сигнала напряжение на входе 2 микросхемы А5 остается неизменным, а на входе 3 — падает, выходное напряжение схемы сравнения изменяет знак, диоды V19, V20 закрываются, и сигнал с выхода фильтра поступает на вход 8 микросхемы A7.

Передатчик

Передатчик радиостанции предназначен для создания высокочастотных сигналов и состоит из:

устройства фазовой автоподстройки частоты;

генератора;

усилителя мощности передатчика.

Генератор конструктивно расположен в синтезаторе, его описание дано в разделе 6.5 п. 6.5.10. Электрическая схема генератора приведена в приложении 31.

6.4.1. Устройство фазовой автоподстройки частоты предназначено для синхронизации генератора передатчика по сигналам первого гетеродина синтезатора и генератора кварцевого модулированного.

Электрическая схема устройства фазовой автоподстройки частоты приведена в приложении 11.

В состав устройства фазовой автоподстройки частоты входят: микрофонный усилитель, генератор кварцевый модулированный, смеситель, фазовый детектор, генератор поиска.

Микрофонный усилитель выполнен на микросхеме А5 и представляет собой иеинвертирующий усилитель. Низкочастотное напряжение с выхода микротелефонной гарнитуры или с линейного входа через разделительный конденсатор С41 подается на неинвертирующий вход микросхемы.

Резисторы R43, R47, R50 и конденсатор С38 образуют цепь отрицательной обратной связи, определяющую коэффициент усиления микрофонного усилителя. Резисторы R46 и R49 образуют делитель для подачи смещения на неинвертирующий вход микросхемы А5. Конденсатор С35 и дроссель L6 образуют фильтр по цепи питания, конденсатор С29 — разделительный, конденсатор С37 — корректирующий.

Через контакты реле К1 подается напряжение минус 40 В при работе радиостанции на передачу. Диод V4 устраняет отрицательные выбросы напряжения, возникающие на обмотке реле, конденсатор С40 — блокировочный. Стабилитроны V2, V3 ограничивают выходное напряжение микрофонного усилителя, которое через фильтр нижних частот, собранный на резисторе R40, конденсаторе С23, подается на вход генератора кварцевого модулированного G.

6.4.2. Смеситель предназначен для смешивания сигнала генератора передатчика с сигналом первого гетеродина синтезатора и выделения сигнала промежуточной частоты 11,5 МГц.Схема смесителя приведена в приложении 11. Смеситель выполнен на микросхеме А4. На вход 11 микросхемы через делитель, собранный на резисторах R37, R38, и разделительный конденсатор С25 подается сигнал генератора. На вход 10 микросхемы А4 через делитель, состоящий из конденсатора С22, резистора R39, и разделительный конденсатор С24 подается сигнал первого гетеродина синтезатора.

Конденсаторы СЗ0, С31, С32, СЗЗ, С34 — блокировочные. Конденсаторы С26, С27 — разделительные. Дроссель L5, конденсатор С39 образуют фильтр, а резисторы R45, R48 — делитель по цепи питания, резисторы R42, R44 служат нагрузками микросхемы. Через резистор R41 при работе радиостанции на передачу подается напряжение 12В для коммутации диодного ключа по входу усилителя сигнала первого гетеродина, расположенного в схеме УПЧ. Сигнал промежуточной частоты с выхода смесителя через двухконтурный фильтр, состоящий из индуктивностей L3, L4, конденсаторов С20, С21, С28, подается на вход фазового детектора.

6.4.3. Фазовый детектор предназначен для сравнения по фазе сигнала промежуточной частоты с сигналом генератора кварцевого модулированного и выделения управляющего напряжения, необходимого для управления частотой генератора передатчика через генератор поиска. Фазовый детектор выполнен на микросхемах А2, A3. На вход 10 микросхемы A3 через разделительный конденсатор С13 подается напряжение с выхода смесителя; на вход 11 через делитель, состоящий из резисторов R35, R36, и разделительный конденсатор С16 подается напряжение с выхода генератора кварцевого модулированного. Дроссель L2, конденсатор С19 образуют фильтр, а резисторы R33, R34 — делитель цепи питания микросхемы A3.

Конденсаторы С9, С10, С11, С15, С17 — блокировочные. Конденсатор С14 — разделительный, резисторы R28, R29 служат нагрузками микросхемы A3.

Сигналы с выходов 8, 9 микросхемы A3 через фильтры нижних частот, образованные резисторами R19, R22, R23, R24, конденсаторами С6, С7, и делители, образованные резисторами R16, R17, R18, R23, R24, поступают на входы 9, 10 микросхемы А2.

Дроссель L1, конденсатор СЗ образуют фильтр, а резисторы R2, R3, R5, R6 — делители по цепям питания микросхемы А2. Резисторы R8, R12, R13 образуют цепь отрицательной обратной связи. Конденсаторы С2, С4 — блокировочные.

С выхода 5 микросхемы А2 низкочастотное напряжение подается через гасящий резистор R32 и разделительный конденсатор С18 на вход УНЧ приемника для самопрослушивания, а через пропорционально интегрирующий фильтр, состоящий из резисторов R30, R31, конденсатора С12, — на реактивный элемент генератора и вход генератора поиска.

6.4.4. Генератор поиска, выполненный па транзисторной матрице А1, предназначен для управления частотой генератора и работает в режиме генератора пилообразного напряжения или усилителя постоянного тока. Генератор поиска включает в себя:

— эмиттерный повторитель, выполненный на транзисторе с выводами 2, 13, 14;

— генератор пилообразного напряжения, выполненный на транзисторе с выводами 6, 7, 9;

— мультивибратор, выполненный на транзисторах с выводами 3, 4, 12, 5, 10, 11.

Резисторы R20, R21, R25, R26, R27 определяют режим работы эмиттерного повторителя. Конденсатор С8 —- блокировочный. Частоту пилообразных импульсов определяют резисторы R14, R21 и конденсатор С5. Диод V1 предназначен для гашения положительных импульсов в момент разряда конденсатора С5.

Резисторы Rl, R4, R7, R10 определяют режим работы транзисторов мультивибратора. Конденсатор С1 и резистор R15 образуют цепь положительной обратной связи мультивибратора. Управляющее напряжение с генератора поиска через резистор R11 поступает на реактивный элемент генератора.

6.4.5. Генератор кварцевый модулированный предназначен для генерации высокостабильных колебаний с частотой 11,5 МГц,используемой в качестве опорной для работы устройства ФАПЧ и получения равномерной девиации частоты передатчика по диапазону. Электрическая схема ГКМ приведена в приложении 13. Генератор выполнен на одном из транзисторов микросхемы А по схеме емкостной трехточки с включением кварцевого резонатора между базой и коллектором. В схеме применен кварцевый резонатор, имеющий нормированное значение емкостей Ск и Со. Кварцевый резонатор В включен последовательно с управляющими элементами V2, V3, L2, С2 и работает вблизи частоты последовательного резонанса. Коррекция частоты генератора осуществляется с помощью индуктивности L2. Частотная модуляция в схеме генератора осуществляется изменением реактивного сопротивления управляющих элементов (варикапы V2, V3). Напряжение смещения на варикапы подается с делителя напряжения R3, R4.

Для питания схемы генератора стабилизированным напряжением имеется линейный стабилизатор напряжения на элементах V1, V4, R8. Модулирующее напряжение на управляющий элемент подается через Rl, C1. Индуктивность L1 служит для уменьшения нелинейных искажений.

Резистор R2 предотвращает возникновение паразитных колебаний из-за статической емкости Со кварцевого резонатора В и индуктивности L1. Резистор R5 является сопротивлением утечки для варикапа V3.

Конденсаторы СЗ, С4 осуществляют положительную обратную связь в генераторе.

С целью повышения температурной стабильности генератора в схеме применена индивидуальная термокомпенсация частоты генератора с помощью конденсатора С2.

Для уменьшения паразитной амплитудной модуляции в цепь коллектора генератора включен резистор R6.

Переменное напряжение снимается с резистора R6 и подается на вход усилителя, собранного на втором транзисторе микросхемы. Нагрузкой усилителя служит резонансный контур L3, С5, Сб. Резистором R7 регулируется величина напряжения питания микросхемы, а с помощью резистора R9 регулируется уровень выходного напряжения генератора.

6.4.6. Усилитель мощности предназначен для получения необходимой мощности передатчика. Электрическая схема усилителя мощности приведена в приложении 15. Транзисторы V2, V4, V5 первых трех каскадов включены по схеме с общим эмиттером и работают в линейном режиме класса А. Автотрансформаторная связь между каскадами выполнена на индуктивностях L1, L2, которые обеспечивают межкаскадное согласование во всем рабочем диапазоне частот.

Конденсаторы С2, С9, С17, С23 — разделительные.

Резистор R1 шунтирует вход усилителя мощности.

Резисторы R2, R3, R4, R7, R8 и терморезистор R5 определяют режим транзистора V2 по постоянному току и обеспечивают температурную стабилизацию каскада.

Конденсаторы СЗ, С4,С6, С11 — блокировочные. Резисторы R11, R13, R14, R16, R18, терморезистор R15 определяют режим транзистора V4 и обеспечивают температурную стабилизацию каскада.

Стабилитрон V3, резистор R20 образуют стабилизатор напряжения для питания базовых цепей транзисторов V2, V4.

Резисторы R23, R24, R25, R26, R30, R31, терморезистор R27 определяют режим транзистора V5 и обеспечивают температурную стабилизацию каскада.

Резисторы R9, R19 шунтируют индуктивности L1, L2, обеспечивая устойчивость усиления.

Конденсатор С20, резистор R29 образуют цепь отрицательной, обратной связи.

Дроссели ВЧ L5, L6, L7, L8, конденсаторы С7, С13, С22, С25, С26, С27 образуют фильтры по питанию коллекторных цепей транзисторов V1, V2, V4, V5.

Четвертый (выходной) каскад выполнен на транзисторах V6, V7 по двухтактной схеме, обеспечивающей низкий уровень четных гармонических составляющих выходного сигнала.

Широкополосное согласование предвыходного и выходного каскадов обеспечивается согласующей индуктивностью L4 с ленточными обмотками, имеющими заданное волновое сопротивление. Резисторы R35, R36, R37 шунтируют обмотки индуктивности L4, обеспечивая устойчивость усиления.

Конденсаторы С31, С32 корректируют амплитудно-частотную характеристику каскада на верхних частотах диапазона.

Резисторы R38, R39, конденсаторы С28, С29 образуют цепи отрицательной обратной связи. Диоды V9, V10, стабилитроны V8, V11, резисторы R40, R41, конденсаторы С34, С35 образуют цепи защиты транзисторов V6, V7 от перенапряжения на коллекторах.

Напряжение питания на коллекторы транзисторов V6, V7 подается через индуктивности L10, L11, зашунтированные резисторами R42, R43. Дроссель L9, конденсаторы СЗО, СЗЗ, С36, С37 образуют фильтр по цепи питания выходного каскада.

Согласование низкого выходного импеданса транзисторов V6, V7 с 75-омной линией осуществляется широкополосной ленточной индуктивностью L12.

Для получения требуемого подавления гармонических составляющих выходного сигнала передатчика на выходе усилителя мощности применены коммутируемые фильтры нижних частот Кауэра 7-го порядка. В радиостанции имеются два таких фильтра, и коммутация фильтров осуществляется на частоте 50 МГц с помощью реле KP1, KP2. Фильтр первого диапазона состоит из индуктивностей L13, L15, L17, конденсаторов С39, С41, С43, С45, С47, С48, С51, С53, С55, С56, С58. Фильтр второго диапазона состоит из индуктивностей L14, L16, L18, конденсаторов С40, С42, С44, С46, С49, С50, С52, С54, С57, С59. Для предотвращения перегрузки транзисторов выходного каскада усилителя мощности при избыточном сигнале на входе и для обеспечения минимальных изменений выходной мощности и тока, потребляемого усилителем, применена система автоматической регулировки потребляемого тока, выполненная па микросхеме А, работающей в режиме усилителя постоянного тока. С выхода 5 микросхемы А постоянное напряжение подается на базу регулирующего транзистора V1 через фильтр нижних частот, образованный резистором R6, конденсаторами C1, C5. Резисторы R10, R12 составляют делитель по цепи питания микросхемы. Резистор R17, конденсатор С10 образуют цепь отрицательной обратной связи. Дроссель L3, конденсаторы С8, С15 образуют фильтры по цепям питания, конденсаторы С12, С14, С16, С18, С19, С21, С24 — блокировочные. Через резистор R28, служащий датчиком тока, подается напряжение питания на транзисторы усилителя мощности. На вход 10 (неинвертирующий) микросхемы подается постоянное смещение с резисторов делителя R32. R33, R34, подключенных к питающему проводу до датчика тока (R28).

На вход 9 (инвертирующий) подается смещение с резисторов делителя R22, R21. Начальная балансировка схемы производится резисторами R33, R32 при нормальном токе, потребляемом усилителем мощности. При увеличении потребляемого тока увеличивается падение напряжения на резисторе R28, уменьшается напряжение смещения на входе 9 микросхемы, что вызывает увеличение выходного напряжения микросхемы. При этом ток регулирующего транзистора увеличивается, усиление первого каскада усилителя мощности уменьшается, и рост потребляемого тока ограничивается.

Синтезатор

6.5.1. Синтезатор предназначен для формирования высокостабильных сигналов, используемых в радиостанции в качестве сигналов первого перестраиваемого гетеродина, второго гетеродина с фиксированной частотой 10 МГци сигнала с частотой 1 кГц. Кроме этого, в блоке синтезатора формируются сигналы для переключения поддиапазонов npeселектора приемника, коммутации фильтров передатчика и сигнал генератора для усилителя мощности передатчика.

Электрическая схема синтезатора приведена в приложении 20.

В состав синтезатора входят:

генераторы плавного диапазона (ГПД1 и ГПД2);

счетчик;

делитель (ДПКД);

генератор фиксированных частот (ГФЧ);

генератор кварцевый опорный (ГКО);

генератор задающий (ГЗд);

генератор опорных частот (ГОЧ);

генератор.

6.5.2. Конструктивно синтезатор выполнен в виде функционально законченного блока.

Питание синтезатора подается через проходные фильтры типа Б-14.

6.5.3. Принцип работы синтезатора поясняется структурной схемой, которая приведена на рис. 8.

Функционально схема делится на две части, представляющие собой в отдельности системы импульсно-фазовой автоподстройки частоты (ИФАПЧ) с частотами сравнения 1 МГци 250 Гц.

Схема, выделенная пунктирной линией, представляет собой спектральный синтезатор с дискретной перестройкой в диапазоне 40— 63 МГци шагом 1 МГц.

Напряжение дискретной перестройки, сформированное схемой поиска, одновременно перестраивает генераторы плавного диапазона ГПД1 и ГПД2. При соответствующей настройке на выходе смесителя всегда можно получить разностную частоту сопряженных генераторов ГПД1 и ГПД2, находящихся в диапазоне разрешающей способности делителя (ДПКД) (0-3 МГц).

Выходной сигнал с ДПКД, сравниваясь с опорной частотой 250 Гц, на фазовом детекторе ФДт2 образует напряжение дискретной перестройки генератора ГПД2в диапазоне 1 МГцс шагом 1 кГц.

Эта часть схемы представляет собой цифровой синтезатор с ДПКД в цепи обратной связи.

Для обеспечения электронной перестройки частот в рабочем диапазоне каждый ГПД состоит из двух управляемых генераторов — ГУ1 и ГУ2.

Спектральный синтезатор работает следующим образом: сигнал с ГУ1 или ГУ2 (в зависимости от того, какой генератор включен) через усилители поступает на входы смесителя и фазового детект ора ФДт1. На другой вход ФДт1 через ключ (Кл. 10 МГц)и формирователь наносекундных импульсов (ФУ1) поступает опорный сигнал частотой 10 или 1 МГц.

При включении питания или при переключении переключателей установки частоты вырабатывается импульс, приводящий с помощью схемы поиска через ключ СБРОСА частоты генераторов ГПД1 и ГПД2 в начало диапазона, сброс счетчика в состояние 0 и подачу через ключ Кл. 10 МГцсигнала опорной частоты 10 МГц.

Линейно-нарастающее напряжение со схемы поиска увеличивает частоту сигнала на выходе ГПД1 до тех пор, пока она не станет кратной 10 МГц.Как только частота генератора становится кратной 10 МГц,на выходе ФДт1 образуется сигнал нулевых биений, который через формирующее устройство (ФУ2) попадает в счетчик.

В результате счетчик вырабатывает сигнал на ключ Кл. 10 МГц, запрещающий прохождение на ФДт1 сигнала 10 МГц и разрешающий прохождение сигнала 1 МГц.С этого момента начинается отсчет мегагерцовых интервалов частот сигнала ГПД1.

Сигналы мегагерцовых интервалов отсчитываются счетчиком до его заполнения, определяемого положением переключателей установки частоты. Счетчик после его заполнения выдает команду на ключ захвата. Ключ захвата изменяет режимы ФДт1 и схемы поиска таким образом, что сигнал ошибки усиливается схемой поиска и стабилизирует частоту ГПД1. Величина сигнала ошибки определяется разностью фаз сигнала ГПД1 и соответствующей гармоники опорного сигнала. При помощи переключателей установки частоты можно установить частоту сигнала ГПД1 в пределах заданного диапазона с шагом перестройки 1 МГц.

Сигнал с выхода ГПД1 подается на один вход смесителя, на другой вход подается сигнал с выхода ГПД2. Сигнал разностной частоты после деления на 4 подается на вход ДПКД.

Выходной сигнал ДПКД с частотой, определяемой выражением:

fгпд2—1гпд1

-------------- - (2),

где N — коэффициент деления частоты ДПКД, поступает на фазовый детектор ФДт2. Фазовый детектор ФДт2 сравнивает частоты сигнала ДПКД и опорного сигнала 250 Гц,поступающего от делителя с фиксированным коэффициентом деления (ДФКД), и вырабатывает сигнал ошибки, определяемой разностью частот сравниваемых сигналов.

Сигнал ошибки после прохождения через фильтр низких частот (ФНЧ) поступает на управляющий вход 2 ГПД2 и подстраивает частоту его сигнала так, чтобы обеспечивалось равенство:

fгпд2—fгпд1

----------- ---- = fопорная = 250 Гц (3),

после чего происходит захват фазы сигнала ГПД2 и автоматическая подстройка его частоты.

Изменяя коэффициент деления (N) ДПКД переключателями установки частоты х100; х10; X1 кГц, можно установить любую частоту с шагом 1 кГц в пределах 1 МГц.

Для расширения полосы захвата кольца ИФАПЧ цифрового кольца синтезатора применяется схема частотного детектора (ЧДт).

Управляющее напряжение входов 3 и 2 генератора ГПД2 суммируется по абсолютной величине сумматором. Выходное напряжение (УПРАВЛЕНИЕ) сумматора используется для перестройки преселектора приемника.

6.5.4. Генераторы плавного диапазона (ГПД) предназначены для генерирования синусоидальных колебаний с частотой, изменяющейся в рабочем диапазоне частот при изменении управляющего напряжения.

ГПД1 и ГПД2 идентичны, и их электрическая схема приведена в приложении 16. ГПД1 устанавливается в ГОЧ, ГПД2 — в ГФЧ.

ГПД выполнен функционально-законченным узлом в экранируемом корпусе, залитом пенополиуретаном.

Каждый ГПД состоит из двух генераторов, управляемых напряжением, — ГУ1 и ГУ2, собранных, соответственно, на транзисторах V4, V5. Генератор ГУ1 работает в первом диапазоне, генератор ГУ2 — во втором. Включение генераторов ГУ осуществляется соединением эмиттерной цепи соответствующего транзистора с корпусом.

Генераторы собраны по схеме индуктивной трехточки. В качестве перестраиваемых контурных емкостей используются емкости варикапов VI и V2.

Нагрузкой генераторов ГУ1 и ГУ2 служит усилительный каскад, собранный на транзисторе V3 по схеме с общей базой.

Управление частотой ГПД осуществляется изменением напряжения перестройки и напряжения смещения, подаваемых на варикапы.

6.5.5. Счетчик — это устройство, состоящее из ряда схем, обеспечивающих работу спектрального кольца импульсно-фазовой автоподстройки частоты (ИФАПЧ), а также необходимую коммутацию двух поддиапазонов первого гетеродина синтезатора, четырех поддиапазонов преселектора и управление крутизной ФДт2 цифрового кольца ИФАПЧ. Структурная схема счетчика приведена на рис. 9, электрическая — в приложении 19.

Счетчик состоит из следующих устройств и схем:

- входное устройство;

- устройство управления генераторами и преселектором;

- устройство сброса;

- счетное устройство;

- ДФКД;

- дешифратор и выходной ключ;

- схема сопряжения диапазонов радиостанции, синтезатора и шифратора;

- схема коммутации выходов счетчика;

- схема управления ключом Кл. 10 МГц;

- схема управления выходом ФДт2.

Управление счетчиком осуществляется переключателями установки частоты х10 и х1 МГц.

Диапазон радиостанции на приеме 30-75,999 МГц обеспечивается с помощью преобразования частот принимаемого сигнала и первого гетеродина синтезатора 41,5-64,499 МГц так, что в диапазоне принимаемого сигнала 30-52,999 МГц промежуточная частота получается по закону fпч == fгет.—fсигнала (4), а в диапазоне 53-75,999 МГц — fпч = fсигнала—fгeт. (5).

Диапазон первого гетеродина синтезатора разбит на два поддиапазона, в каждом из которых работает соответствующий выходной (ГПД2) управляемый генератор: ГУ1—41,5-51,499 МГц, ГУ2 — 51,5-64,499 МГц и соответствующий управляемый опорный (ГПД1) генератор: ГУ1 — 40-49 МГц, ГУ2 — 50-62 МГц.

Для сопряжения с гетеродином диапазон преселектора разбит на 4 поддиапазона, согласно табл. 1.

Таблица 1.

Поддиапазоны преселектора, МГц	Поддиапозоны синтезатора, МГц	Какие генераторы работают	Закон образования промежуточной частоты
30-39,999 40-52,999 53-62,999 63-75,999	41,5-51,499 51,5-64,499 41,5-51,499 51,5-64,499	ГУ1 ГУ2 ГУ1 ГУ2	} fпч = fгет.—fсигнала } fпч= fcигналa—fгeт.

В табл. 2 приведены значения частот выходного сигнала синтезатора (частот ГПД2) и частот опорного генератора (ГПД1), соответствующие конкретным положениям переключателей S5 (х10 МГц) и S4 (х1 МГц).

Таблица 2.

Положение переклю- чателя S5 (х10 МГц)	Частота при положении переключателя S4(х1 МГц), МГц

ПРИМЕЧАНИЕ. Числитель дроби — частота сигнала ГПД2, знаменатель частота сигнала ГПД1.

Сигналы коммутации поддиапазонов синтезатора и преселектора формируются в соответствии с положениями переключателей S5 (х10 МГц) и S4 (х1 МГц) и управляют генераторами и преселектором.

Устройство управления генератором и преселектором состоит из ряда логических вентилей Dl.l, D1.2, D1.3, D2.1, D2.2, D2.3, D3.1, D3.1, D3.2, D3.3, D5.1, D5.2, D5.3, D5.4 и двух выходных ключей D6.1 и D6.2. На вход устройства подаются сигналы со всех контактов переключателя S5 и сигналы первых трех контактов переключателя S4. Это связано с paзделением всего диапазона преселектора на 4 поддиапазона и с разделением всего диапазона синтезатора на 2 поддиапазона, в каждом из которых работает ГУ1 или ГУ2 (ГПД2) и соответственно ГУ1 или ГУ2 (ГПД1), что можно видеть по табл. 1.

Счетное устройство представляет собой четырехразрядный асинхронный счетчик на основе D-триггеров и предназначено для подесчета импульсов нулевых биений (импульсов счета), поступающих с платы генератора задающего в режиме поиска частоты (см. рис. 10). Его особенностью является то, что после установки в нулевое состояние импульсы со схемы сброса с приходом первого импульса счета все триггеры устанавливаются в 1, так как они срабатывают по положительному фронту (см. рис. 11). Счетное устройство выполнено на двух микросхемах - D16 и D27.

Прямые и инверсные выходы триггеров счетного устройства через схему коммутации выходов (микросхемы D18.2, D18.3, D18.4, D23.2, D23 3, D23.4, D28.2, D28.3, D28.4, D29.2, D29.3, D29.4), управляемую шифратором (микросхемы D15.1, D15.2, D18.1, D22.1, D23.1, D24.1, D22.2, D28.1, D24.2, D22.3, D15.3, D29.1), подключены к схеме дешифратора (микросхема D26.2).

На рис. 12 показана схема коммутации выходов для одного триггера, состоящая из трех двухвходовых схем И—НЕ.

Временные диаграммы для этой схемы, показанные на рис. 13, приведены для двух случаев: а) сигнал управления 0; б) сигнал управления 1. Из диаграмм видно, что в любом случае на одном из двух выходов схемы коммутации будет логич. 1, а на другом выходе — либо сигнал с прямого выхода триггера при сигнале управления 0, либо с инверсного выхода триггера при сигнале управления 1. Схемы коммутации выходов других разрядов работают аналогично.

Дешифратор представляет собой восьмивходовую схему И, на выходе которой логич. 1 появится только в том случае, если на всех ее входах будет 1. Согласно принципу работы схемы коммутации выходов счетчика, на четырех входах дешифратора всегда будут 1, а к остальным четырем входам будут подключаться, в зависимости от сигналов управления шифратора, либо прямой, либо инверсный выход каждого из четырех триггеров счетчика.

Максимальное количество возможных состояний счетчика—16. Но так как наибольший поддиапазон синтезатора, где работают ГУ2, перекрывает участок в 12 МГц, то максимальное необходимое количество состояний счетчика равно 13.

Для удобства управления радиостанцией принят декадный принцип набора частоты. Поэтому, потребовалось устройство кодирования пяти положений ручки переключателя S5 и 10 положений — ручки переключателя S4 двоичным кодом числами от 0 до 12. Эту функцию выполняют схема дешифратора и схема сопряжения диапазонов радиостанции и синтезатора.

Схема сопряжения диапазонов радиостанции и синтезатора представляет собой логическое устройство, состоящее из двух колонок ключей, по 13 в каждой (по принципиальной схеме D7.1, D7.2, D8.1, D8.2, D9.1, D9.2, D10.1, D10.2, D11.1, D11.2, D12.1, D12.2, D13.1 и D7.3, D7.4, D8.3, D8.4, D9.3, D9.4, D10.3, D10.4, D11.3, D11.4, D12.3, D12.4, D13.2), которые имеют общую нагрузку (R6 - R18), и из схемы управления этими ключами (микросхемы D4.1, D4.2, D4.3, D4.4., D2.4). Схема сопряжения управляется переключателями S5, S4, причем центральный контакт первого переключателя соединен с корпусом, а центральный контакт второго – с шиной питания 9 В.

Рис. 13. Временные диаграммы работы схемы коммутации выходов:

а) сигнал управления 0; б) сигнал управления 1.

Схема сопряжения диапазонов радиостанции и синтезатора позволяет при различных положениях переключателя S5 десятичный код 0, 1, 2, 3, 4, 5, 6, 7, 8, 9 на контактах переключателя S4 превратить в сдвинутый код на входах шифратора, меняющийся в пределах от 1 до 13. Так, в первых двух положениях («3» и «4») переключателя S5 код 0, 1, 2, 3, 4, 5, 6, 7, 8, 9 превращается в код 1, 2, 3...10. В положении 5 переключателя S5 получается код 11, 12, 13, 1, 2, 3, 4, 5, 6, 7, в положении 6—8, 9, 10, 1, 2, 3, 4, 5, 6, 7, а в положении 7—8, 9, 10, 11, 12, 13. На выходах шифратора этот код сдвигается еще на единицу:

Nшифр = Nсдвиг код — 1 (6),

где Nсдвиг код — число сдвинутого кода на входе шифратора. Это объясняется тем, что первым счетным импульсом является импульс начала счета, приходящий в момент кратности частоты ГПД1 10 МГц.

Пример. Переключатели установлены в положение 51 МГц. Тогда 1 появится на 12-м выходном проводе схемы сопряжения, т. е. Nсдвиг код = 12. На выходе шифратора появится число 1011, представляющее собой в двоичном коде число 11. Следовательно, счетчик сосчитает 11 + 1 = 12 импульсов, сработает дешифратор, выходной ключ сформирует сигнал, от которого замкнется ключ спектрального кольца ИФАПЧ, после чего начнется процесс захвата частоты в этом кольце. И так как в данном поддиапазоне работает ГУ2, то частота ГУ2 (ГПД1) установится равной 61 МГц, а частота ГУ2 (ГПД2) соответственно 62,5 МГц. Таким образом, при установке ручек управления частотой 51 МГц выходная частота синтезатора 62,5 МГц и fпч = fсинтезатор — fсигнал = 62,5 — 51 = 11,5 МГц.

Номер входного провода шифратора, на котором будет логич. 1, соответствует числу импульсов, которое сосчитает счетчик. Входное устройство предназначено для улучшения фронтов импульсов нулевых биений и самоблокировки счетчика. Оно состоит из инвертора (микросхема D20.2), RS-триггера на основе D-триггера (микросхема D25.1) и схемы запрета (микросхема D20.3), на один из входов которой подается инвертированный сигнал с дешифратора, запрещающий прохождение импульсов на вход счетчика.

Для установки триггеров счетчика, триггеров схемы «сторожа» и схемы поиска в исходное состояние в схеме счетчика предусмотрено устройство сброса. Устройство сброса срабатывает в следующих случаях:

при включении питания;

при переключении ручек переключателей S5 и S4;

при сбое в спектральном кольце;

при подаче внешнего импульса настройки.

Устройство сброса включает в себя триггер сброса, схему управления триггером сброса, схему сброса при включении питания и при сбое в спектральном кольце синтезатора. Триггер сброса представляет собой RS-триггер, построенный на основе D-триггера (микросхема D19.1). При подаче на R-вход триггера сброса логич. 1 на прямом выходе его устанавливается логич. 0. Сигнал сброса логич. 1 с инверсного выхода триггера сброса поступает на R-входы счетчика, триггера «сторожа» (микросхема D25.2), триггера ключа 10 МГц (микросхема D19.2), а также на схему поиска, устанавливая ее в исходное состояние, соответствующее нижним частотам диапазона ГПД. После этого в схеме поиска формируется отклик сброса (сигнал о том, что сброс закончился), который через инвертор (микросхема D14.4) поступает на S-вход триггера сброса, возвращая его в исходное состояние.

Схема управления триггером сброса состоит из двухвходовой схемы ИЛИ—НЕ (микросхема D14.1) и четырехвходовой схемы И—НЕ (микросхема D17.1), на выходе которой возникает логич. 1 всякий раз, когда на входе появляется логич. 0 по четырем вышеназванным причинам.

Сброс при включении питания обеспечивается цепочкой R20, С1. После включения питания на время переходного процесса в схемах счетчика на выходе схемы управления (D17.1) удерживается логич. 1 из-за постепенного заряда конденсатора С1. Диод V1 служит для быстрого разряда С1 после выключения питания.

При переключении одной из двух ручек управления существует время, в течение которого ни один из коммутируемых контактов не соединен с центральным. Индикацией такого положения служит отсутствие логич. 1 на любом входе шифратора.

Схема индикации такого состояния переключателей состоит из двухвходовой схемы ИЛИ—НЕ (микросхема D14.2), четырехвходовой схемы НЕ (D17.2) и инвентора (D17.3), с которого логич. 1 подается на вход схемы управления триггером сброса.

Для обеспечения сброса при сбое в спектральном кольце ИФАПЧ применяется схема «сторожа».

Схема «сторожа» состоит из D-триггеров (микросхема D25.2), двухвходовой схемы И—НЕ (D20.4) и цепочки V2, R21,С2. Отдельно схема «сторожа» показана на рис. 14, а временные диаграммы ее работы — на рис. 15. В исходном состоянии на прямом выходе триггера устанавливается логич. 0. В режиме поиска на вход 3 поступают импульсы нулевых биений, но триггер остается в прежнем положении, т. к. на его D-входе удерживается 0. В момент срабатывания дешифратора счетчика триггер не будет переброшен последним импульсом нулевых биений, т. к. уровень логич. 1 возникает на D-входе с задержкой, обусловленной зарядом конденсатора С2 через резистор R21.

Диод V2 служит для быстрого разряда, емкости при сигнале логич. 0.

В режиме синхронизации на входе 3 возникает импульс лишь в том случае, когда произойдет сбой в спектральном кольце. Этот импульс сбоя установит триггер в состояние логич. 1. Две логич. 1 (импульс сбоя и 1 с выхода триггера) сформируют логич. 0 на выходе двухвходовой схемы И—НЕ (D20.4), который поступит на вход схемы управления триггером сброса. Импульс сброса на R-входе перебросит триггер D25.2 в состояние 0. Тем самым на выходе схемы И—НЕ формируется отрицательный импульс.

Для удобства настройки схемы синтезатора и для наблюдения на экране осциллографа процессов, происходящих в спектральном кольце ИФАПЧ, предусмотрено введение через контакт 3 разъема Х2 и микросхему D14.1 импульса настройки от внешнего генератора.

Схема управления ключом Кл. 10 МГц состоит из инвертора входного сигнала (на микросхеме D14.3), RS-триггера на основе D-триггера (D19.2) и выходного ключа (D21.1).

В исходном положении RS-триггер находится в нулевом состоянии, установленном импульсом сброса на R-вход со схемы сброса. При поступлении на S-вход инвертированного импульса начала счета триггер перебрасывается, и ключ размыкается. После этого разрешается прохождение на счетное устройство импульсов нулевых биений с частотой повторения 1 МГц.

Коммутация выходного напряжения ФДт2 осуществляется ключами D6.3, D6.4, D21.3, которые управляются логическими схемами «ИСКЛЮЧАЮЩЕЕ ИЛИ» D30.1, D30.2, D30.3.

На плате счетчика расположен делитель частоты с фиксированным коэффициентом деления (ДФКД), предназначенный для деления частоты 1 МГцдо частоты сравнения fср=250 Гц, выделения импульсов определенной длительности и формирования сигнала тонального вызова.

Частота сигнала ПЧ, поступающего из ГОЧ, изменяется от 1500 до 2499 кГц. Шаг перестройки Fш = 1 кГц. Следовательно, коэффициент деления ДПКД равен:

Кд = = 15004-2499 (8).

ДПКД работает следующим образом. В начале цикла деления III участок счета и триггеры коммутатора установлены в 0. При этом на выходе коммутатора сформированы: сигнал управления I участком счета — логич. 0, сигнал управления II участком счета — логич. 1, а также осуществлена коммутация центрального контакта переключателя S1 (х1 кГц) на корпус. Триггеры вспомогательного счетчика установлены в 0. Входное устройство вспомогательного счетчика открыто для прохождения сигнала с участка счета I.

Участок счета I представляет собой последовательное соединение управляемого делителя на 5 или 6 и делителя на 2.

Сигнал управления логич. 0 соответствует делению на 6, а сигнал управления логич. 1 — делению на 5.

Участок счета II аналогичен 1.

Таким образом, управляемый делитель 1 в начале цикла подготовлен к делению на 6, и через каждые 6 входных импульсов сигнал от участка счета I будет поступать во вспомогательный счетчик, в дешифраторе которого записано число n1, набранное переключателем S1 (1 кГц), где n1 — коэффициент деления декады (переключателя S1 с числами от 0 до 9).

Как только число импульсов, которое сосчитает вспомогательный счетчик, станет равно числу n1, дешифратор выдает команду формирователю импульса сброса счетчика и импульса управления коммутатором, и сигналами с выхода формирователя триггеры вспомогательного счетчика будут установлены в 0, а коммутатор переведен в новое состояние. При этом сигнал управления участком счета I будет равен логич. 1, что соответствует делению на 5, а сигнал управления участком счета II равен логич. 0, что соответствует делению, на 6.

Теперь входное устройство вспомогательного счетчика открыто для прохождения сигнала с участка счета II, и на корпус замкнут центральный контакт переключателя S2 (x10 кГц). В дешифраторе счетчика записано число n2, набранное переключателем S2, где n2 — коэффициент деления декады (переключателя S2 с числами от 0 до 9).

Работа вспомогательного счетчика, дешифратора и формирователя импульса сброса и импульса управления коммутатором происходит так же, как и в предыдущем случае для участка счета I.

В конечном итоге коммутатор сформирует сигнал управления участками счета I и II, равный логич. 1. Входное устройство вспомогательного счетчика будет закрыто, и центральные контакты переключателей S1 (х1 кГц) и S2 (х10 кГц) будут отсоединены от корпуса.

Дешифратор вспомогательного счетчика предназначен для выдачи команды логич. 1 формирователю импульса сброса счетчика и импульса управления коммутатором в момент, когда число импульсов, сосчитанных счетчиком, станет равным числу, записанному в дешифратор переключателями S1 и S2. Дешифратор выполнен на микросхемах D5.1, D6, D5.2, D7.1, D8, D11.1.

Формирователь импульса сброса счетчика и импульса управления коммутатором состоит из RS-триггера на логических элементах 2ИЛИ - НЕ (D12.1, D12.2), с инвертором (D3.4) и схемы сброса счетчика (D12,3, D5.3, D5.4). На выходе RS-триггера формируется короткий импульс положительной полярности, который и поступает на вход коммутатора.

Коммутатор состоит из двух D-триггеров, охваченных обратной связью D18, трех логических вентилей (D15.2, D15.3, D15.4), двух инверторов (D15.1, D12.4) и двух ключей (D14.1, D14.2), замыкающих по очереди центральные контакты переключателей S1 и S2 на корпус.

Алгоритм работы коммутатора приведен в табл. 3.

Таблица 3

QI	QII	Сигнал управления	Центр.	Примечание
I участком	II участком	конт. S1	конт. S2
				корпус	корпус	Переходное время

Участок счетчика III выполнен на микросхеме D19 и представляет собой пятиразрядный двоично-десятичный счетчик,

Дешифратор III участка счета построен аналогично дешифратору вспомогательного счетчика и выполнен на микросхемах D17, D7.2, D25.2, D20, D24, D25.1, D11.2, D27.3. Он формирует сигнал логич. 1 в момент совпадения числа сосчитанных импульсов и числа nЗ, записанного переключателем S3.

Схема сброса и формирования выходного сигнала ДПКД выполнена на микросхемах D26.1, D27.1. В ее состав входят также RS-триггер на логических элементах 2ИЛИ—НЕ (D27.2, D27.4) и инвертор (D26.2). На выходе ДПКД формируется импульс положительной полярности длительностью = (12-20) мкc (импульс выборки).

Частотный детектор (ЧДт) служит для расширения полосы захвата. На входы частотного детектора подаются импульсы выборки с выхода ДПКД, импульсы длительностью = 20 мкс и = 300 мкс с частотой 250 Гц от ДФКД (плата счетчика). Выход частотного детектора подключен к генератору пилообразного напряжения ФДт2 (плата ГФЧ).

Частотный детектор работает следующим образом. Если fдпкд<fдфкд, то на выходе ЧДт появится сигнал логич. 0. Ключ, устранявший пилообразное напряжение, будет закрыт, и на выходе ФДт2 появится напряжение Uфдт mах. Частота ГПД2 будет при этом увеличиваться. При достижении равенства частот fдпкд = fдфкд на выходе ЧДт появятся импульсы синхронизации с ДФКД, которые будут запускать генератор пилообразного напряжения ФДт2. Дальнейший захват частоты будет произведен системой ИФАПЧ. Если fдпкд>fдфкд, то на выходе ЧДт будет сигнал логич. 1. Пилообразное напряжение генератора отсутствует. На выходе ФДт2 появится напряжение Uфдт min. При этом частота ГПД2 будет уменьшаться. В состав ЧДт входят RS-триггер на логических элементах 2ИЛИ—НЕ (D21.1, D21.2), четыре D триггера (D22, D28) и два логических вентиля (D21.3, D21.4).

6.5.7. Генератор фиксированных частот (ГФЧ)

Электрическая схема ГФЧ приведена в приложении 23.

ГФЧ предназначен для формирования выходного сигнала первого гетеродина и получения управляющего напряжения для перестройки ВЧ контуров приемника радиостанции.

В состав ГФЧ входят следующие узлы:

- генератор плавного диапазона ГПД2;

- фазовый детектор ФДт2;

- сумматор.

Принцип работы ГПД описан выше (см. п. 6.5.4). Напряжение перестройки подается с ГОЧ на вывод 3 ГПД2 (см. приложение 23), а управляющее напряжение с выхода фазового детектора по цепи НАПР. СМЕЩ. подается на вывод 2. Включение диапазона ГПД осуществляется командами, поступающими из счетчика на контакты 10 и 11 ГФЧ. Соответствующий диапазон включается подачей логич. 1 на один из транзисторов микросхемы АЗ. Транзистор открывается и соединяет соответствующий вывод (1 или 5) ГПД с корпусом.

Выходной сигнал ГПД поступает на буферные усилители, собранные на микросхемах А1 и А5.

Основное назначение буферных усилителей — ослабить влияние нагрузки на сигнал ГПД. Требуемый коэффициент усиления усилителей подбирается резистором R36 и конденсатором С14.

Фазовый детектор служит для формирования управляющего напряжения, предназначенного для дискретной перестройки ГПД2 через 1 кГц. Он состоит из генератора пилообразного напряжения, ключа управления и конденсатора памяти.

Генератор пилообразною напряжения выполнен на транзисторах V8, V9 и конденсаторе С23. Пилообразное напряжение формируется на конденсаторе С23. Заряд конденсатора производится через транзистор V8, разряд — через ключ, собранный на транзисторе V9. Ключ управляется импульсами синхронизации, поступающими из платы счетчика длительностью = 300 мкс и частотой 250 Гц.

Временные диаграммы работы ФДт2 приведены на рис. 20. Конденсатор памяти С29 подключается к конденсатору С23 во время прихода импульса выборки. Импульс выборки закрывает транзистор V8, открывает ключ на микросхеме А6, и напряжение, до которого в этот момент успел зарядиться конденсатор С23, передается на конденсатор памяти и затвор истокового повторителя.

Истоковый повторитель, собранный на транзисторе V10, имеющем высокое входное сопротивление и малые токи утечки, обеспечивает большое значение постоянной времени разряда конденсатора памяти между импульсами выборки, что уменьшает пульсации на выходе. ФДт2.

Для устранения влияния разброса характеристик транзистора V10 применен резистор R28, с помощью которого устанавливается номинальный уровень в контрольной точке 5.

Выходное напряжение фазового детектора снимается с конденсаторов С32, СЗЗ и подается на вывод 2ГПД2. Оно может изменяться резистивным делителем, состоящим из резистора R33 и резисторов, подключаемых поочередно к контакту 6 ГФЧ, которые находятся на плате счетчика и управляются переключателем S4 (см. п. 6.5.6). Наличие делителя обусловлено тем, что в момент настройки возможна такая разность управляющих напряжений между ГПД1 и ГПД2, при которой промежуточная частота примет значение большее, чем максимальная рабочая частота.

Работа ФДт2 в режимах захвата и синхронизации цифрового кольца ИФАПЧ показана на диаграммах, приведенных на рис. 20. Процесс установления синхронизации подробно изложен в пункте 6.5.6.

Гармонические составляющие частоты сравнения подавляются фильтром нижних частот, собранных на конденсаторах. С30, С31, С32, СЗЗ и резисторах RЗЗ, R34, RЗ5.

Управляющее напряжение отрицательной полярности, предназначенное для перестройки ВЧ контуров приемника, формируется схемой сумматора, выполненной на микросхемах А2, А4 и транзисторах V1 и V2.

Схема сумматора реализует следующую математическую операцию:

Uупр = (| Uнп | + | UФДт2 |) = x (N) (10).

где Uнп — напряжение перестройки отрицательной полярности;

UФДт2 — выходное напряжение фазового детектора;

N — постоянный коэффициент,

Первый каскад, собранный на микросхеме А2, осуществляет деление алгебраической разности приходящих на выводы 2 (Uнп) и 3 (UФДт2) сигналов на коэффициент N, равный отношению резисторов

N = (11).

Второй каскад, собранный на микросхеме А4 и транзисторах V1, V2, усиливает в N раз и инвертирует сигнал, поступающий на его вход с вывода 6 микросхемы А2. Точная установка коэффициента усиления производится резистором R8.

6.5.8. Генератор задающий (ГЗд) предназначен для формирования сигналов с частотой 1 и 10 МГц когерентных с частотой опорного кварцевого генератора, а также сигналов для схемы поиска и счетчика, Схема электрическая принципиальная генератора задающего приведена в приложении 27.

Генератор задающий содержит следующие основные части:

— генератор кварцевый опорный;

— делитель частоты на 10;

— формирователь наносекундных импульсов;

— импульсно-фазовый детектор — ФДт1;

— формирователь импульсов управления счетчиком;

— фильтры цепей питания синтезатора.

Генератор кварцевый опорный (ГКО) предназначен для формирования опорного сигнала в синтезаторе с частотой 10 МГц. Электрическая схема ГКО приведена в приложении 25,

ГКО состоит из кварцевого генератора и резонансного усилителя. Кварцевый генератор собран на микросхеме А (транзисторе с выводами 1, 2, 3, 4, 5, 6) по схеме емкостной трехточки. Кварцевый резонатор включен между базой и коллектором транзистора и работает вблизи частоты последовательного резонанса.

С емкостного делителя С2, С1 генерируемый сигнал поступает на усилитель, собранный на транзисторе с выводами 8, 9, 10, 11, 12 и 13 микросхемы А. Нагрузкой усилителя служит контур, состоящий из индуктивности L2 и конденсаторов С6, С7. Резистор R2 устраняет возможность самовозбуждения усилителя.

Делитель частоты на 10 предназначен для получения сигнала с частотой 1 МГц из сигнала опорного генератора. Делитель собран на микросхемах D1, DЗ. Входным сигналом делителя является выходной сигнал формирователя импульсов, собранного на транзисторе V6. На вход формирователя подается усиленный транзистором V2 сигнал опорного генератора.

С инверсного выхода микросхемы D1(контакт 8) сигнал с частотой 1 МГцпоступает на плату счетчика, а с прямого выхода — на двухвходовую схему И—НЕ (D2,2). При наличии команды но цепи КЛЮЧ 10 МГц — логич. 1 мегагерцoвые импульсы поступают через конденсатор СЗ на вход формирователя наносекундных импульсов. При наличии команды — логич. 0 схема И—НЕ запрещает прохождение сигнала 1 МГц, а КЛЮЧ А1.1 разрешает прохождение опорного сигнала 10 МГцчерез транзистор V7 и конденсатор С4 на вход формирователя наносекундных импульсов.

Формирователь наносекундных импульсов предназначен для формирования импульсов выборки длительностью 15- 20 нс с частотами следования 10 или 1 МГц. Формирователь представляет собой двухкаскадный нелинейный усилитель, выполненный на разнополярных транзисторах V1 и VЗ и импульсном трансформаторе Т. С выхода формирователя наносекундных импульсов импульсы выборки поступают па импульсно-фазовый детектор ФДт1.

Импульсно-фазовый детектор вырабатывает сигнал на схемы поиска и формирователи импульсов управления счетчиком. Элементами детектора являются: импульсный трансформатор Т, запирающая цепочка R18, С15, диодный мост V8 – V11 и емкость памяти С20. Диодный мост выполняет функцию ключа, в одну диагональ которого подаются импульсы выборки, а в другую—сигнал с генератора опорных частот. При появлении импульса выборки ключ открывается, и источник синусоидального напряжения на время действия импульса оказывается подключенным к запоминающему конденсатору. По окончании импульса диоды запираются напряжением накопительного конденсатора запирающей цепочки. Для согласования высокоомного выхода импульсно-фазового детектора с низкоомными входами последующих каскадов после конденсатора С20 включен истоковый повторитель на полевом транзисторе V12.

Рис. 20. Временные диаграммы работы ФДт2.

В режиме синхронизации сигнал на выходе ФДт1 складывается из постоянной составляющей и сигнала ошибки.

Постоянная составляющая ФДт1 определяется делителем на резисторах R23, R25, R28, R30 и может изменяться резистором R28.

Сигнал ошибки определяется разностью фаз, подаваемых на ФДт1 cигналов.

В состав формирователей импульсов управления счетчиком входят:

— формирователь импульса начала счета;

— формирователь счетных импульсов;