Ядра однокристальных систем фирмы Intel со структурой Silvermont
Ядра со структурой Silvermont 64-разрядные.
В них реализована «чистая» работа с командами архитектуры IA-32/64 в их первозданном виде. На составляющие разбиваются лишь особенно сложные операции, количество которых по сравнению с предыдущими вариантами структуры заметно сократилось.
Конвейер подготовки команд ядра со структурой Silvermont декодирует две команды за такт.
Блок-схема ядра со структурой Silvermont представлена на рис. 32.7.
Рис. 32.7. Блок-схема ядра со структурой Silvermont
Улучшена результативность предсказания переходов. Соответствующие буферы имеют большую вместимость, появилась логика для предсказания косвенных переходов, в также было улучшено обнаружение в программах циклов. Несколько изменилась организация вмещающей 32 макрооперации очереди декодированных команд, при полном наполнении которой стало возможным отключение блоков выборки и декодирования для экономии энергии.
Набор исполнительных функциональных устройств обеспечивает способность ядра обрабатывать по две команды за такт.
Ускорен блок операций с плавающей точкой. В целом этот блок расширен до 128 разрядов, но операции умножения выполняются лишь 64-разряднми частями. Впрочем, даже, несмотря на этот изъян, производительность блока с плавающей точкой для своих целей более чем достаточна.
Поддерживаются внеочередные пересылки данных. При этом, несмотря на наличие в структуре ядра лишь одного блока формирования адреса, загрузки и выгрузки данных могут быть выполнены параллельно.
Увеличены размеры TLB-буферов (буферов ассоциативной трансляции), что также положительно сказалось на скорости операций с оперативной памятью.
Большим плюсом внеочередного выполнения команд стало сокращение длины исполнительного конвейера для тех команд, которые не нуждаются в обращении к кеш-памяти. Теперь некоторые этапы конвейера стало возможным пропускать, что не только увеличило темп выполнения, но и позволило ослабить негативный эффект ошибок в предсказании переходов.
Длина конвейера для базовых целочисленных и логических операций составляет 14-17 стадий в зависимости от типа операции. При этом в случае неправильных предсказаний переходов приходится «откатывать» назад всего 10 стадий, в то время как аналогичный штраф у предыдущего варианта структуры доходил до 13 стадий конвейера.
Структура конвейеров ядер Saltwell и Silvermont приведена на рис. 32.8.
Рис. 32.8. Структура конвейеров ядер Saltwell и Silvermont
Набор контроллеров аналогичен набору контроллеров «южных» мостов процессоров фирмы Intel для персональных компьютеров. Все контроллеры ввода-вывода взаимодействуют с системным агентом, служащим коммутационным центром платформы Bay Trail, посредством специального внутреннего интерфейса I/O Fabric, похожего на интерфейс DMI и работающего по протоколу интерфейса PCI Express.
Контроллер портов USB 3.0, поддерживает спецификацию USB On-The-Go, что оззначает, что системы на базе платформы Bay Trail могут выступать не только в роли клиента, но и как хост.