Схемы сложения двоично-десятичного кода 8421
| ❒ Эксперимент 1: Сложение двух десятичных чисел | |||||||||||
| Десятичное число | Выходы сумматора («чисто» двоичные) | Исправленный результат (двоично-десятичные коды) | |||||||||
| CO |
| Σ 2 | Σ 1 | Σ 0 | CO’ | Σ 3’ | Σ 2’ | Σ 1’ | Σ 0’ | ||
| Таблица 6.2.3.1 |
Уравнения функции из таблицы 6.2.3.1:
Σ 0’= Σ 0
Σ 1’ = 2 v 3 v 6 v 7 v 12 v 13 v 16 v 17
Σ 2’ = 4 v 5 v 6 v 7 v 14 v 15 v 16 v 17
Σ 3’ = 8 v 9 v 18 v 19
CO’ = 10 v 11 v 12 v 13 v 14 v 15 v 16 v 17 v 18 v 19
Минимизированные уравнения из KV-диаграммы:
|
Рисунок 6.2.3.2 KV-диаграмма для Σ1’
Рисунок 6.2.3.3 KV-диаграмма для Σ2’
|
Рисунок 6.2.3.4 KV-диаграмма для Σ3’
Рисунок 6.2.3.5 KV-диаграмма для CO’
Рисунок 6.2.3.6 Схема
❒ Эксперимент 2: Упрощенная корректирующая схема
Рисунок 6.2.3.7 Упрощенная корректирующая схема
Вопрос 1:Обоснуйте логические величины на выходе CO второго 4-битного полного сумматора.
Ответ:Выход переноса CO второго 4-битного полного сумматора проводит «0» только тогда, когда при сложении обоих чисел результат не превышает «9», либо сумма после внесения изменений уже обнаруживает перенос, то есть когда результат сложения колеблется от «16» до «19».
❒ Эксперимент 3: Сложение с помощью 4-битного компаратора чисел
| Пример сложения | Полный сумматор D1 | Компаратор D3 | Полный сумматор D2 | ||||||||||||||||||||
| P3 | P2 | P1 | P0 | Q3 | Q2 | Q1 | Q0 | CO | S3 | S2 | S1 | S0 | P3 | P2 | P1 | P0 | CO | S3 | S2 | S1 | S0 | ||
| 4 + 3 | |||||||||||||||||||||||
| 8 + 4 | |||||||||||||||||||||||
| 8 + 8 | |||||||||||||||||||||||
| 9 + 9 |
Таблица 6.2.3.2
Рисунок 6.2.3.8 Схема
Вопрос 1:При проверке схемы установите, что результат оказывается высоким на «1» или «2». О чем следует сразу же подумать?
Ответ:Следует сразу же подумать о том, зависят ли выходы сигналов переноса CI от «0» или заземления.