Разработка функциональной схемы цифрового коммутатора
Структурная схема пространственно-временного коммутатора 5×5 представлена на рисунке 2. Данный коммутатор осуществляет пространственно-временную коммутацию входящих трактов ИКМ в исходящие.
Рисунок 2 − Структурная схема пространственно-временного коммутатора 5×5:
S/P - последовательно-параллельный преобразователь;
P/S - параллельно-последовательный преобразователь;
РЗУ - речевое запоминающее устройство;
АЗУ - адресное запоминающее устройство;
СЧ - счетчик;
МX1 - мультиплексор адреса РЗУ;
МX2 - мультиплексор адреса АЗУ.
Постановка требований к функциональным блокам коммутатора
Выбор разрядности и быстродействия счетчика
Счетчик выдает адреса на РЗУ для записи по ним содержимого входящих каналов, а на АЗУ для считывания по ним номеров входящих каналов.
На вход счетчика с устройства синхронизации должны подаваться сигналы тактовой и цикловой частот. Значит, счетчик должен иметь тактовый вход и вход сброса.
Разрядность шины счетчика 
, где скобки 
означают округленное до целого в большую сторону значение. Для коммутатора 5×5 входящих/исходящих трактов ИКМ-15 получим
Счетчик представляет собой 2 каскадно-соединенных четырехразрядных двоичных синхронных счетчика К555ИЕ10.
Рисунок 3 − Счетчик
Назначение выводов и таблица истинности микросхемы К555ИЕ10 приведены в таблицах 1 и 2.[5]
Таблица 1 − Назначение выводов микросхемы К555ИЕ10.
| Выводы | Назначение | Обозначение |
| 3,4,5,6 | Входы предварительной установки | DI1 - DI4 |
| Вход параллельной загрузки | L | |
| Вход синхронизации | C | |
| 7,10 | Входы разрешения счета | E1, E2 |
| Вход сброса | R | |
| 11,12,13,14 | Счетные выходы | Q1, Q2, Q4, Q8 |
| Выход окончания счета | P | |
| Питание | Ucc | |
| Общий |
Таблица 2 − Таблица истинности микросхемы К555ИЕ10.
| Режим работы | Входы | Выходы | ||||||
| R | C | Е1 | Е2 | L | Dn | Qn | P | |
| Сброс | X | X | X | X | X | |||
| Параллельная загрузка | X | X | ||||||
| X | X | |||||||
| Счет | X | счет | ||||||
| Хранение | X | X | X | Qn | ||||
| X | X | X | Qn |
Счетчик формирует сетку частот для адреса АЗУ и РЗУ. Сброс счетчика в нулевое состояние, осуществляется подачей напряжения низкого уровня на вход сброса R с устройства управления. На вход синхронизации С подается сигнал частотой fт. На вход параллельной загрузки L подается уровень логической единицы, а на входы предварительной установки DI1 - DI4 - логического нуля. Счетчик запускается положительным перепадом тактового импульса, подаваемым на вход синхронизации С при наличии на входах разрешения счета E1 и Е2 напряжения высокого уровня.[5]