Принцип работы цифровых модулей

Лабораторная работа №5

по курсу «Цифровые устройства и микропроцессоры»

 

на тему: «Исследование мультиплексоров, шифраторов и дешифраторов на интегральных микросхемах»

 

 

Саранск 2009

Лабораторная работа № 5

Исследование мультиплексоров, шифраторов и дешифраторов на интегральных микросхемах

Цель работы: изучить принцип работы мультиплексоров, шифраторов и дешифраторов на интегральных микросхемах, выполнить анализ временных диаграмм взаимодействия различных цифровых модулей.

 

Краткие теоретические сведения

 

Общие сведения

Шифратор преобразует входной сигнал, представленный в виде одного активного уровня n-разрядного кода в унитарный двоичный код. На вход приоритетного шифратора могут подаваться несколько активных уровней, при этом на его выходе формируется двоичный код старшего разряда.

Дешифратором (декодером) называют устройство с несколькими входами и выходами, у которого определенным комбинациям входных сигналов соответствует активное стояние одного из выходов. Дешифратор, соответственно, можно рассматривать как обращенный по входам демультиплексор, у которого адресные входы стали информационными, а бывший информационный вход, на который подается напряжение определенного уровня поддерживает напряжение выходных выводов в активном состоянии.

Мультиплексор – это такое комбинационное устройство, логическое состояние выводов которого зависит от комбинации сигналов на входах. Мультиплексор предназначен для коммутации цифровых сигналов, поступающих на несколько входов и один выход.

Демультиплексор служит в качестве коммутаторов, распределителей сигналов и синхроимпульсов для ограничения адресных импульсов в алгебре логики. Они также служат для преобразования двоичного кода в десятичный, для управления печатных устройств.

 

 

Принцип работы цифровых модулей.

Микросхема К155ИВ3 представляет собой шифратор. Его условное обозначение и цоколевка показаны на рис.1. Шифратор имеет девять адресных входов и генерирует выходной двоичный код на четырех выходах

Если на один из адресных входов подано напряжение низкого уровня, то на выходах появится соответствующий двоичный код (активные уровни - низкие). Адресные входы – приоритетные, высший приоритет у входа . Нуль кодируется на выходе, если на все девять входов подать напряжение высокого уровня, так как нулевого входа нет. Состояния микросхемы ИВ3 приведены в таблице 1.

Рис. 1. Цоколевка м/с 155ИВ3.

Таблица 1. Таблица состояний м/с 155ИВ3.

Входы Выходы
Х Х Х Х Х Х Х Х
Х Х Х Х Х Х Х
Х Х Х Х Х Х
Х Х Х Х Х
Х Х Х Х
Х Х Х
Х Х
Х

Микросхема К155ИД1 – это двоично-десятичный высоковольтный дешифратор сигнала 1 из n, где n- разряд выходного сигнала. Его условное обозначение и цоколевка приведены на рис.2. Он предназначен для преобразования двоичного кода в десятичный и управления цифрами газоразрядного индикатора. Дешифратор состоит из логических схем, выполненных на элементах ТТЛ и десяти высоковольтных транзисторах, у которых переход подложка – скрытый слой коллектора образует лавинный диод, фиксирующий потенциал коллектора на определенном уровне. Он принимает входной 4-х разрядный код (активные уровни - ни напряжение низкого уровня по одному из десяти выходов (активный уровень - низкий). На выходы поступают числа от 0 до 9 в двоичном коде. Коды, эквивалентные числам от 10 до 15,отключают вывода. Состояния микросхемы ИД1 приведены в таблице 2.

Рис.2. Цоколевка м/с 155ИД1. Рис.3. Цоколевка м/с 155КП7.

 

Микросхема К155КП7 представляет собой восьмиканальные мультиплексоры со стробированием. Цоколевка и условное обозначение микросхемы КП7 приведены на рис.3. Стробирование осуществляется по входу (активный уровень - низкий). Если на входе напряжение низкого уровня, то КП7 работает как мультиплексор. Если на входе напряжение высокого уровня, то на выходах и установятся напряжения низкого и высокого уровня соответственно. Состояния мультиплексора приведены в таблице 3.

Таблица 2. Состояния м/с 155ИД1.

 

Десятичные числа   A0   A1   A2   № выхода Выход с низким уровнем «0»

 

Таблица 3. Состояния м/с 155КП7.

 

Адресные входы Разрешающий вход Выходы
S2 S1 S0
Х Х Х
I1
I2
I3
I4
I5
I6
I7
I8