Разработка аналоговой части

Начнем разработку принципиальной схемы устройства с разработки согласующего канала. Он будет состоять из усилителя и фильтра низких частот.

Разработаем усилитель сигнала. Он должен иметь входное сопротивление не более 40 кОм. Рассчитаем коэффициент усиления дифференциального сигнала. Так как диапазон входных сигналов АЦП 0…5В, а сигнал с электродов имеет максимальную амплитуду 30 мВ, то .

Реализуем усилитель на базе трёх операционных усилителей. Первый каскад, состоящий из усилителей DA1 и DA2, усиливает дифференциальный сигнал в (1+2R2/R1) раз, и коэффициент передачи для синфазного напряжения равен 1. Второй каскад, выполненный на ОУ DА3, в дифференциальном включении усиливает дифференциальный сигнал в (R6/R4) раз [6]. Используем операционные усилителиК140УД22. Их основные параметры:

Напряжение питания

Максимальное выходное напряжение

Напряжение смещения нуля

Ток потребления

Коэффициент ослабления синфазного сигнала при разомкнутой цепи отрицательной обратной связи

Используем резисторы С2-29в точности 0.1%.

Пусть Кдиф1=10, Кдиф2 =100.

Тогда

Положим в этой схеме R2=R3,R4=R5,R6=R7.

Выберем R1= 4,7 кОм из ряда E3[7]

Тогда .

Выберем R2=R3= из ряда E96[7]

Кдиф2=100, пусть R4=R5=1кОм.

Тогда R6=R7=Кдиф2*R4=100кОм

 

Рисунок 2 – Усилитель на трех ОУ

Разработаем ФНЧ. Фильтр нижних частот предотвращает пропускание шумов и сигналов с частотой выше самой высокочастотной информативной составляющей сигнала[5]. Для разрабатываемого прибора наиболее высокочастотная информативная составляющая сигнала равна f_(c макс)=400 Гц. Выберем частоту среза фильтра нижних частот с небольшим запасом f_ср=25 Гц.

Согласно выводам, сделанным при расчете функциональных параметров используем фильтр Баттерворта 2-го порядка. В качестве схемной реализации фильтра Баттерворта 2-го порядка используем ФНЧ на повторителе.

Используем в качестве DA4 операционный усилитель К140УД22, резисторы С2-29 точности 1% и конденсаторы К10-17 точности 10%. Невысокая точность конденсаторов не окажет значительного влияния работу прибора, так как уход частоты дискретизации на 10 процентов в любую из сторон не критичен.

Рисунок 3 – ФНЧ на повторителе

Зададим R8=R9=47 кОм из ряда Е3. Тогда С2= =340 нФ.

Выберем С2=330 нФ из ряда Е6.

Рассчитаем С1=2∙С2=660 мкФ. Выберем С1=680 нФ из ряда Е3.

Для подачи опорного напряжения на АЦП необходимо реализовать стабилизатор напряжения. Эта необходимость связана с наличием помех на шине питания, вызванных переключениями режимов микросхем, наличием сетевых шумов и т.д. Используем схему стабилизатора напряжения на основе стабилитрона.

Рисунок 4 – Источник опорного напряжения

Выберем стабилитрон КС168В. Он имеет напряжение стабилизации 6,8 В при токе стабилизации 10 мА, что дает нам большой запас для регулировки напряжения Vref. Используем резисторы С2-29 точности 1%.

Напряжение питания +Uп = 12 В. Для задания рабочего тока стабилитрона I_ст=10 мА зададим R10= =520Ом. Выберем R11= 510Ом из ряда E24.

Резистор R11 необходим для ограничения максимального напряжения Vref, регулируемого с помощью резистора R12. Рассчитаем значения резисторов. Напряжение на эмиттере транзистора VT1 равно !!!! Ограничим максимальное значение напряжения Vref.max = 5.5 В!!!!. Зададим ток эмиттера I_э=17 мА. При таком значении тока ток базы будет относительно невелик Iб = а ток, уходящий в АЦП =1 мкА. не будет влиять на напряжение Vref . Тогда R11= = =35Ом, R12= = = 323 Ом. Выберем R11 модели MF-25 (С2-23) 0.25 Вт, 36 Ом, 1%, резистор R12 модели СП5-16ВА, 0.25 Вт, 330 Ом, 5%.

В качестве VT1 выберем npn транзистор КТ315Б 20В 0.1А 0.15Вт.

 

 


 

Разработка цифровой части

Разработка делителя частоты.

Начнем разработку цифровой схемы с генератора частоты дискретизации, им будет делитель тактовой частоты шины ISA на счетчике. Для рассчитанного ранее коэффициента деления требуемая разрядность счетчика равна 15, для получения такой разрядности используем четыре четырехразрядных счетчика включенных каскадом. Выберем микросхему К1533ИЕ19, представляющую из себя два четырехразрядных синхронных двоичных счетчика, имеющих входы разрешения и асинхронного сброса.

Рисунок 5 – Эпюры работы микросхемы К1533ИЕ19

Составим принципиальную схему делителя частоты на двух микросхемах К1533ИЕ19.

Рисунок 6 – Принципиальная схема делителя частоты на двух микросхемах К1533ИЕ19

Разработка счетчика адреса.

Для разработки счетчика адреса воспользуемся также микросхемами К1533ИЕ19. Требуемая разрядность шины адреса 12 бит, значит потребуется две микросхемы К1533ИЕ19. Также требуется обеспечить возможность сброса счетчика для обнуления адреса и контроль переполнения счетчика. Для обеспечения контроля переполнения счетчика используем 13-й бит счетчика адреса.

Рисунок 7 – Принципиальная схема счетчика адреса на двух микросхемах К1533ИЕ19

Выбор АЦП и БЗУ.

При выборе АЦП будем руководствоваться критериями, полученными ранее, а именно:

1. Разрядность АЦП: 8

2. Наличие входа запуска, входа опорного напряжения и выхода сигнализирующего о состоянии АЦП, то есть о том, оцифровало ли оно входные данные и готово ли оно к новому запуску.

3. Напряжение питание должно быть равно либо 5 В, либо 12 В, что соответствует питающим напряжениям шины ISA .

Этим критериям соответствует микросхема АЦП AD7819. Время преобразования этого АЦП 4.5мкс, что позволяет использовать ее на частотах до 200 кГц. Как ранее указывалось, в качестве опорного напряжения для АЦП зададим питающее напряжение шины ISA. Запускать АЦП будем с частотой дискретизации, формируемой делителем частоты Fd.

В качестве БЗУ выберем статическое ОЗУ, имея данные о требуемой разрядности адреса и количестве памяти. Нам подходит ОЗУ HM6264B, выпускаемое в 28-выводном DIP корпусе, требующая однополярное питание 5 В и имеющее выводы разрешения записи и чтения. Запись в БЗУ буде осуществлять только в режиме оцифровки данных и только тогда, когда данные на выходе АЦП готовы. Так как сигналы Qреж, RD в этом случае инверсны, и сигнал разрешения записи тоже инверсен, то есть активным уровнем является ноль, то для обеспечения этого используем микросхему логического “ИЛИ” КР531ЛЛ1.

Разработка буфера данных.

Требуется разработать буферное устройство, осуществляющее передачу 8-ми битных данных в одном режиме работы из АЦП в БЗУ, а в другом режиме работы из БЗУ в ПК. Важным аспектом является присутствие Z-состояния на выходах, подключенных к шине ISA в первом режиме работы. В качестве буфера данных можно использовать две 8-х разрядных микросхемы шинного драйвера КР1533АП5.

Для реализации переключения направления передачи с помощью сигнала Qреж будем подавать его на входы EA неизменным, и на входы EB инвертированным с помощью микросхемы сшестеренного НЕ КР1533ЛН1.

Рисунок 8 – Принципиальная схема буфера данных

Кроме разработанных узлов необходимо использовать некоторую вспомогательную логику. Для формирования сигнала о завершении режима 2 – режима передачи данных в ПК, будем использовать селектор адреса. Пусть адрес 310h должен перевести адаптер в режим 1 – режим оцифровки. В двоичной системе этот адрес выглядит так 001100010000b. Тогда селектор адреса должен реализовывать следующую логическую функции:

у= . Селектор адреса должен выдавать 1 только при активном сигнале шины #IOW.

Для выполнения операции отрицания возьмем микросхемы сшестеренного НЕ КР1533ЛН1, для выполнения операции “И” – две микросхемы КР1533ЛИ6 сдвоенных четырехвходовых “И” и одну микросхему счетверенного И КР1533ЛИ8.

 

Рисунок 9 – Принципиальная схема селектора адреса

Для формирования сигнала о режиме работы системы Qреж используем RS-триггер, который в ноль будет сбрасываться сигналом с селектора адреса, а переводиться в единицу сигналом переполнения счетчика адреса. В качестве RS-триггера используем микросхему КР1533ТР2, содержащую четыре триггера.

Для передачи информации о режиме работы адаптера Qреж микропроцессорной системе по шине данных будем использовать шинный формирователь и линию D7 шины данных. Передача будет осуществляться выставлении на шину активного сигнала #IOR и при одновременном срабатывании селектора адреса. Задействуем один из каналов микросхемы КР1533АП5, микросхему “ИЛИ” КР531ЛЛ1 и “НЕ” КР1533ЛН1.

 

Расчет погрешностей

При разработке аналоговой части схемы были использованы резисторы С2-29в точности 0,1% что позволяет считать что погрешность аналоговой части прибора не превышает 1% . Основной вклад в погрешность вносит оцифровка сигнала. Согласно справочным данным значение ошибки квантования составляет ±0,5мзр, то есть для восьмибитного АЦП

= = . Погрешность, вносимая нелинейностью функции преобразования составляет ±0,5мзр, т.е. = . Тогда максимальная погрешность, вызванная влияние обоих факторов, будет являться суммой этих двух погрешностей: = = . Таким образом погрешность прибора составит:

что удовлетворяет требованиям, предъявляемым в задании.

 

Заключение

Прибор, разработанный в данном курсовом проекте может определить не только поражение мышцы, но и оценить, какие в ней произошли изменения, получить результат с необходимой точностью, записать его в память устройства и по запросу микропроцессорной системы отправить его на обработку в ПК по шине ISA. Погрешность измерения разработанного адаптера составляет 1,1%, что не превышает погрешности прибора, заданной по техническому заданию.