Комплексы на базе микропроцессоров,
Микро- и мини-ЭВМ
Побудительной причиной разработки и развития таких систем явились появление микропроцессорной техники и постоянное стремление разработчиков к достижению высокой производительности. Многочисленные исследования и практические опыты заставляли искать новые структуры. В результате этих работ сформировались выводы о том, что надо многомашинным комплексам придавать свойства, присущие многопроцессорным комплексам, так выделились две группы комплексов.
В первую группу выделили комплексы, память которых доступна для всех ЭВМ – комплексы с общедоступной памятью - кластерные комплексы. Вторую группу комплексов назвали комплексами с общим полем оперативной. На рисунке 3.14 приведен пример комлекса, относящегося к первой группе. Одно из толкований слова «кластер» в словаре по информатике гласит: «Кластер [cluster] – это вычислительная система, состоящая из нескольких компьютеров, соединенных скоростным каналом, и видимая пользователем как одна ЭВМ». Запомните это определение, оно вам еще пригодится.
Система адресации позволяет рассматривать запоминающие устройства (ЗУ) всего комплекса как единое целое. При этом каждая ЭВМ имеет свою операционную систему и другие ресурсы, необходимые для решения задач. Процессор любой ЭВМ комплекса, при необходимости, имеет возможность обратиться через общие шины, шины отображения и межкластерные шины к любой составляющей памяти комплекса. Общедоступная память обеспечивает возможность нескольким, или всем, ЭВМ работать с одной базой данных, решать одну задачу по частям, затрачивая при этом минимальное время на обмен информацией. Правда, этот режим обработки связан с одной проблемой, а именно, обеспечение синхронизации этапов решения.
Наиболее часто встречаемым примером реализации указанной архитектуры в учебной и технической литературе является комплекс Cm* (США). Основой комплекса являются микро-ЭВМ LSI-11 фирмы DEC. Несколько ЭВМ (до 14) связываются между собой шиной отображения. Общая шина и процессор микро-ЭВМ связаны с шиной отображения через переключатели S i. Группа ЭВМ, связанных шиной отображения образует кластер.КП одновременно управляет и шиной отображения. Естественно, в таком комплексе доступ к различным запоминающим устройствам осуществляется с разными задержками. Минимальная задержка будет при обращении к собственной памяти, средняя – при обращении к памяти ЭВМ того же кластера, и максимальная - при обращении к ЗУ других кластеров. Комплексы с общим полем памяти (см. рис. 3.15). Архитектура названных комплексов заключается в том, что несколько микро-ЭВМ, каждая из которых имеет собственную оперативную память, имеют возможность обращаться к общей оперативной памяти значительной емкости – большей, чем суммарная память всех ОЗУ. Такая архитектура обеспечивает комплексу большинство свойств характерных для многопроцессорных комплексов, в том числе возможность параллельного решения большой задачи по частям. Представителем этого вида архитектуры называют комплексы типа Cmmp, построенные на базе широко известных в свое время мини-ЭВМ PDP-11/40 фирмы DEC. В комплексе может быть до 16 ЭВМ, имеющих общее поле памяти модульного типа 32 Мбайта. Сильно отличающиеся объемы памяти машин и общего поля памяти обусловили использование адресов обращения к памяти с различной разрядной сеткой. Это в свою очередь привело к необходимости включения в состав машин трансляторов адресов (ТА), преобразующих 18 разрядные адреса памяти машины в 28-разрядные адреса общего адресного пространства. Время доступа к общей памяти не превышает 250 нс. Емкость собственного ОЗУ каждой ЭВМ составляет всего 8 Кбайт.
Мини-ЭВМ имеют дополнительную связь между собой через межпроцессорную шину, что обеспечивает взаимные прерывания и возможность каждым процессором останавливать и запускать другой процессор. Это качество приближает такие комплексы к
многопроцессорным вычислительным комплексам (МПВК), обеспечивая решение на нем единой большой задачи.
Кроме того, кластерные комплексы лучше подходят для организации обработки информации по типу «ведущий-ведомый» а комплексы типа Cmmp допускают дополнительно симметричную обработку и раздельное выполнение заданий каждым процессором.