Размещение и трассировка проектов, реализуемых на базе семейств ПЛИС CPLD фирмы Xilinx, в пакете WebPACK ISE
Этап размещения и трассировки проектов, выполняемых на базе семейств ПЛИС CPLD фирмы Xilinx, включает в себя две фазы: трансляции и распределения ресурсов кристалла для реализации проектируемого устройства. В процессе трансляции выполняется объединение всех списков соединений в формате EDIF, входящих в состав проекта, и информации обо всех ограничениях, которая содержится в файлах UCF и NCF(Netlist Constraints File). Результатом фазы трансляции является формирование логического описания проекта в терминах примитивов Xilinx низкого уровня с учетом временных и топологических ограничений, выполненного в формате NGD (Native Generic Database). На второй стадии рассматриваемого этапа производится разбиение логического описания проекта, полученного на предыдущем шаге, на блоки в соответствии с ресурсами выбранного типа ПЛИС. При этом выполняется оптимизация с целью минимизации используемых (необходимых) ресурсов кристалла с учетом заданных ограничений. В результате выполнения этапа
размещения и трассировки создается бинарный файл, который описывает использование физических ресурсов кристалла для реализации функций проектируемого устройства.
Перед выполнением процедур рассматриваемого этапа можно установить значения их параметров тем же способом, что и для процесса синтеза. Однако на первых порах рекомендуется оставить значения, установленные по умолчанию.
Далее следует активизировать процесс размещения и трассировки двойным щелчком левой кнопки мыши на строке Implement Design в окне процедур Навигатора проекта (рис. 12). Информация о ходе его выполнения отображается в окне консольных сообщений.
Завершение выполнения каждой фазы этого процесса отмечается соответствующей пиктограммой в строке с ее названием и сопровождается отчетом о полученных результатах. Для просмотра отчета о выполнении трансляции следует дважды щелкнуть левой кнопкой мыши на строке Translation Report.
Чтобы открыть отчет о результатах выполнении размещения и трассировки следует дважды щелкнуть левой кнопкой мыши на строке Fitter Report (рис. 13).
Отчёт содержит семь основных разделов, в начале каждого из которых указано его название. В разделе Resource Summary приведена общая информация о ресурсах ПЛИС и их использовании для реализации проектируемого устройства.
В начале этого раздела указаны данные о суммарном количестве и числе используемых макроячеек, термов, регистров, выводов и функциональных блоков кристалла. Далее располагается общая статистическая информация о сигналах, выводах, макроячейках, глобальных ресурсах и режиме потребления макроячеек.
Раздел Resources Used by Successfully Mapped Logic содержит подробную информацию о ресурсах ПЛИС, использованных для реализации проектируемого устройства. В разделе Function Block Resource Summary приведены общие статистические данные об использовании функциональных блоков кристалла.
В четвёртом разделе отчета расположена подробная информация об использовании ресурсов каждого функционального блока ПЛИС. Этот раздел состоит из N самостоятельных, одинаковых по составу, частей с названиями FB1 - FBN, где N - количество функциональных блоков в используемом кристалле.
В разделе Implemented Equations представлены логические выражения, описывающие проектируемое устройство на этапе его реализации. Раздел Device Pin Out в наглядной форме отражает назначение всех выводов кристалла ПЛИС после загрузки конфигурационных данных проекта.
В заключительной части отчета, Compiler Options, приведены значения основных параметров процесса размещения и трассировки.
При получении успешных результатов размещения и трассировки можно перейти к заключительному этапу разработки проектируемого устройства.