П5. Команды процессора i486
AAA ASCII- коррекция результата сложения
AAD ASCII- коррекция перед делением
AAM ASCII- коррекция результата умножения
AAS ASCII- коррекция результата вычитания
ADC Сложение с переносом
ADD Сложение
AND Конъюнкция (функция И)
ARPL Коррекция запрещенного уровня привилегий
BOUND Проверка границ массива
BSF Прямое сканирование битов
BSR Обратное сканирование битов
BSWAP Перестановка байтов
BT Проверка бита
BTC Проверка и инверсия бита
BTR Проверка и сброс бита
BTS Проверка и установка бита
CALL Вызов подпрограммы
CBW Преобразование байта в слово
CDO Преобразование двойного слова в четверное
CLC Сброс флага переноса
CLD Сброс флага направления
CLI Сброс флага прерывания
CLTS Сброс флага переключения задачи
CMC Инвертирование флага переноса
CMP Сравнение операндов
CMPXCHG Сравнение операндов и обмен
CMPS Сравнение символов строки
CWD Преобразование слова в двойное слово
DAA Десятичная коррекция результата сложения
DAS Десятичная коррекция результата вычитания
DEC Декремент операнда
DIV Беззнаковое деление
ENTER Обращение к процедуре
HLT Останов
IDIV Знаковое деление
IMUL Знаковое умножение
IN Ввод операнда из порта
INC Инкремент операнда
INS Ввод символа строки
INT Прерывание
INTO Прерывание при переполнении
IRET Возврат из прерывания
INVD Аннулирование строки кэш-памяти
INVLPG Аннулирование указателя входа в таблицу страниц
JECXZ Условный переход по (ECX)=0
JMP Безусловный переход
JB (JBNAF) Переход, если ниже
JBE (JNA) Переход, если ниже или равно
JE (JZ) Переход, если равно
JL (JNGE) Переход, если меньше
JLE (JNG) Переход, если меньше или равно
JLNE (JG) Переход, если больше
JNB (JAE) Переход, если не ниже
JNBE (JA) Переход, если выше
JNE (JNZ) Переход, если не равно
JNL (JGE) Переход, если не меньше
JNO Переход, если нет переполнения
JNP (JPO) Переход, если нечетность
JNS Переход, если положительный знак
JO Переход, если переполнение
JP (JPE) Переход, если четность
JS Переход, если отрицательный знак
LAHF Загрузка признаков в регистр AH
LAR Загрузка прав доступа
LDS Загрузка селектора в регистр DS
LES Загрузка селектора в регистр ES
LFS Загрузка селектора в регистр FS
LGS Загрузка селектора в регистр GS
LSS Загрузка селектора в регистр SS
LEA Загрузка эффективного адреса в регистр
LEAVE Выход из процедуры
LGDT Загрузка регистра таблицы глобальных дескрипторов
LIDT Загрузка регистра таблицы дескрипторов прерываний
LLDT Загрузка регистра таблицы локальных дескрипторов
LMSW Загрузка слова состояния машины (MSW)
LOCK Префикс захвата шины
LODS Загрузка символа строки
LOOP Реализация цикла
LOOPE (LOOPZ) Зациклить, если равно (если нуль)
LOOPNE (LOOPNZ) Зациклить, если не равно (если не нуль)
LTR Загрузка регистра задачи
MOV Пересылка данных
MOVS Пересылка символа строки
MOVSX Пересылка с расширением знака
MOVZX Пересылка с расширением нулями
MUL Беззнаковое умножение
NEG Перемена знака
NOP Отсутствие операции
NOT Логическая инверсия (операция НЕ)
OR Дизъюнкция (операция ИЛИ)
OUT Вывод операнда в порт
OUTS Вывод символа строки
POP Чтение операнда из стека
POPA Чтение из стека содержимого всех регистров
POPF Чтение из стека содержимого регистра флагов
PUSH Запись операнда в стек
PUSHA Запись в стек содержимого всех регистров
PUSHF Запись в стек содержимого регистра флагов
RCL Циклический сдвиг влево
RCR Циклический сдвиг вправо
REP Префикс повторения операции со строками символов
REPE (REPZ) Повторение при совпадении
REPNE (REPNZ) Повторение при несовпадении
RET Возврат из подпрограммы
ROL Циклический сдвиг влево через перенос
ROR Циклический сдвиг вправо через перенос
SAHF Запись содержимого AH в регистр флагов
SAL (SHL) Арифметический сдвиг влево
SAR Арифметический сдвиг вправо
SBB Вычитание с заемом
SCAS Сканирование строк символов
SETусл. Условная установка байта (16 условий - см. команды условных переходов JB:JS)
SGDT Запись содержимого регистра GDT
SHR Логический сдвиг вправо
SHLD Двухоперандный сдвиг влево
SHRD Двухоперандный сдвиг вправо
SIDT Запись содержимого регистра IDT
SLDT Запись содержимого регистра LDT
SMSW Запись слова состояния машины
STC Установка флага переноса
STD Установка флага направления
STI Установка флага прерываний
STOS Запись символов в строку
SUB Вычитание
TEST Логическое сравнение операндов
VERR Проверка доступности сегмента при чтении
VERW Проверка доступности сегмента при записи
WAIT Ожидание
XADD Обмен операндами и сложение
XCHG Обмен
XLAT Преобразование кодов
XOR Исключающее ИЛИ
Команды, выполняемые блоком обработки чисел с плавающей точкой
FABS Получение абсолютного значения
FADD Сложение вещественных чисел
FADDP Сложение вещественных чисел с чтением из стека
FBLD Загрузка двоично-десятичного числа
FBSTP Запись в память двоично-десятичного числа с чтением из стека
FCHS Изменение знака числа
FCLEX Сброс флагов в регистре состояния SR
FCOM Сравнение вещественных чисел
FCOMP Сравнение вещественных чисел с чтением из стека
FCOMPP Сравнение вещественных чисел с двойным чтением из стека
FCOS Вычисление косинуса
FDECSTP Декремент содержимого указателя стека
FDIV Деление вещественных чисел
FDIVP Деление вещественных чисел с чтением из стека
FDIVR Обратное деление вещественных чисел
FDIVRP Обратное деление вещественных чисел с чтением из стека
FFREE Освобождение регистра ST
FIADD Сложение целых чисел
FICOM Сравнение целых чисел
FICOMP Сравнение целых чисел с чтением из стека
FIDIV Деление целых чисел
FIDIVR Обратное деление целых чисел
FILD Загрузка целого числа
FIMUL Умножение целых чисел
FINCSTP Декремент содержимого указателя стека
FINIT Инициализация FPU
FIST Запись в память целого числа
FISTP Запись в память целого числа с чтением из стека
FISUB Вычитание целых чисел
FISUBR Обратное вычитание целых чисел
FLD Загрузка вещественного числа
FLD1 Загрузка единицы
FLDCW Загрузка управляющего числа
FLDENV Загрузка содержимого вспомогательных регистров
FLDL2E Загрузка log2e
FLDL2T Загрузка log210
FLDLG2 Загрузка lg2
FLDLN2 Загрузка ln2
FLDPL Загрузка числа Пи
FLDZ Загрузка нуля
FMUL Умножение вещественных чисел
FMULP Умножение вещественных чисел с чтением из стека
FNOP Отсутствие операции
FPREM Нахождение частичного остатка деления
FPREM1 Нахождение частичного остатка в стандарте IEEE-475
FPATAN Вычисление частичного арктангенса
FPTAN Вычисление частичного тангенса
FRNDINT Округление до целого значения
FRSTOR Загрузка содержимого вспомогательных регистров и арифметического стека
FSAVE Запись в память содержимого вспомогательных регистров и арифметического стека
FSCALE Масштабирование (изменение порядка числа)
FSIN Вычисление синуса
FSINCOS Вычисление синуса и косинуса
FSQRT Вычисление квадратного корня
FST Запись в память вещественного числа
FSTCW Передача слова состояния в память
FCTENV Запись в память содержимого вспомогательных регистров
FSTP Запись в память вещественного числа с чтением из стека
FSTSW Передача слова состояния в память
FSTSWAX Передача слова состояния в регистр AX
FSUB Вычитание вещественных чисел
FSUBP Вычитание вещественных чисел с чтением из стека
FSUBR Обратное вычитание вещественных чисел
FSUBRP Обратное вычитание вещественных чисел с чтением из стека
FTST Сравнение с нулем
FUCOM Сравнение неупорядоченных чисел
FUCOMP Сравнение неупорядоченных чисел с чтением из стека
FUCOMPP Сравнение неупорядоченных чисел с двойным чтением из стека
FXAM Анализ вещественного числа
FXCH Обмен данными между регистрами стека
FXTRACT Вычисление мантиссы и порядка
F2XM1 Вычисление функции (2x-1)
FYL2X Вычисление функции ylogx
FYL2XP1 Вычисление функции ylog (x+1)
FWAIT Ожидание готовности FPU
Приложение 2
Словарь терминов и сокращений
| Условные обозначения и сокращения | |
| AC | Устройство вычисления адреса |
| ADC | Аналого - цифровой преобразователь |
| AS | Объем адресного пространства (в числе 8 - разрядных элементов) |
| CAN | Последовательный интерфейс и протокол "Controller Area Network" |
| Ch | Канал (Channel) |
| COP | Система слежения за временем выполнения программы (защита от программных сбоев) -(Computer Operating Properly Watchdog) |
| CPM | Скоростной коммутационный сопроцессор CPM с RISC-ядром осуществляет автоматическое управление обменам данными по нескольким независимым каналам |
| CTM | Перестраиваемый таймерный модуль |
| DTMF | Частотная двухтональная кодировка |
| EEPROM | Электрически стираемое программируемое ПЗУ |
| EPROM | ПЗУ с ультрафиолетовым стиранием |
| Flash | Модуль энергонезависимой памяти |
| FPU | Блок выполнения операций с плавающей точкой |
| GPT | Таймер общего назначения |
| I/O | Ввод/вывод |
| I2C | Последовательный интерфейс Inter-Integrated Circuit |
| IC | Входной захват (Input Capture), подсистема таймера для измерения временных интервалов |
| IRAM | Внутреннее оперативное запоминающее устройство |
| IROM | Внутреннее постоянное запоминающее устройство |
| KBI | Внешние прерывания от клавиатуры |
| LCD | Контроллер управления жидкокристаллическим индикатором |
| LED | Светодиодная сборка |
| LVI | Система генерации прерывания при недопустимом снижении напряжения питания |
| MCCI | Многоканальный коммутационный интерфейс со- держит SPI и 2SCI |
| MDLC | Поддержка последовательного протокола "Message Data Link Control" |
| MFT | Многофункциональный таймер |
| MMU | Модуль управления памятью |
| NI | Число команд в системе команд |
| OC | Выходное сравнение, подсистема таймера для генерации импульсных сигналов |
| PA | Счетчик импульсов |
| PWM | Широтно-импульсный модулятор |
| QSCI | Последовательный синхронный канал с очередью сообщений |
| QSM | Буферизованный модуль последовательной связи |
| RRAM | Регистровое оперативное запоминающее устройство |
| RTC | Часы реального времени |
| RTI | Система прерываний реального времени |
| SCI | Последовательный асинхронный интерфейс связи |
| SCI+ | Последовательный асинхронный интерфейс SCI, который может работать как SPI |
| SIM | Системный интеграционный модуль |
| SIOP | Последовательный порт ввода / вывода |
| SRAM (Static Random Access Memory) | Статическая память |
| SDRAM (Synchronous DRAM), | Синхронная динамическая память. Самым быстродействующим на сегодняшний день типом основной памяти является синхронная динамическая память, изготовляемая по БиКМОП (Bi-CMOS) технологии и имеющая время доступа 7-10 нс. |
| SPI | Последовательный синхронный периферийный интерфейс |
| TPU | Таймерный сопроцессор |
| TPURAM | Модуль ОЗУ с эмуляцией TPU |
| ВТВ | Буфер адресов перехода |
| BEDO (Burst EDO) | Для данного типа памяти операции обмена осуществляются пакетами данных. |
| Brainiac | Условное название научного направления по проблеме повышения производительности МП Оно связано с достижением высокой производительности, за счет усложнения логики планирования вы- числений и внутренней структуры процессора |
| CISC (Complicated Instruction Set Computer) | Компьютер со сложным набором команд |
| Decoupled architecture (разнесенная архитектура). | Стремление использовать присущий большинству программ естественный параллелизм вычисления целочисленных адресных выражений и собственно обработки данных в формате с плавающей точкой привело к появлению разнесенных архитектур (decoupled architecture) |
| Direct-mapped cache | Кэш-память с прямым отображением |
| DRAM (Dynamic Random Access Memory) | Динамическая память |
| DSP (Digital Signal Processor) | Процессор для цифровой обработки сигналов |
| EDO (Extended Data Output) DRAM | В системах с большей тактовой частотой для надежного взаимодействия процессора с памятью используется память EDO DRAM. Сохраняя выходной буфер включенным, память EDO устраняет состояние ожидания, и пакетные передачи производятся быстрее. |
| FPM (Fast Page Mode) DRAM | Память со страничной организацией. Цикл обращения для чтения памяти FPM начинается с активизации строки в матрице DRAM путем выдачи адреса строки и строба RAS (Row Address Strobe). Затем, по выдаче адреса столбца и строба CAS (Column Address Strobe), выполняется активизация адресуемой ячейки памяти, содержащей нужные данные. |
| Fully associative cache | Ассоциативная кэш-память |
| MediaBridge | Устройство, позволяющее реализовать интерфейс с шиной РСI и основной памятью DRAM в мультимедийных компьютерах |
| MediaCodec | Аналого-цифровой преобразователь, позволяющий реализовать интерфейс с широкополосным каналом связи |
| Mediaprocessor | Микропроцессор компании microunity, ориентированный на использование в мультимедийных и широкополосных связных системах. В различных разработках предполагается использовать Mediaprocessor совместно с дополнительными устройствами, также разработанными компанией microunity - АЦП mediacodec и внешний кэш - mediabridge |
| RAM (Random Access Memory) | Памятью с произвольным доступом |
| RISC (Reduced Instruction Set Computer) | Компьютер с сокращенным набором команд. |
| Set-associative cache | Частично ассоциативная кэш-память |
| SIMD | Модель обработки суперскалярной архитектуры |
| SPECint 95, SPECfp 95 | Тесты для определения производительности процессоров |
| Speed Daemon | Условное название научного направления по проблеме повышения производительности МП. Оно характеризуется стремлением к достижению высокой производительности главным образом за счет высокой тактовой частоты |
| VLIW -процессор | Процессор с длинным командным словом. |
| БиКМОП (Bi-CMOS) | Технология изготовления МП |
| Векторные команды | Векторными называются команды, если входные операнды и, возможно, результат являются вектором (массивом) чисел, а для преобразования данных массива (вектора) используется одна векторная команда. Примером векторной команды служит команда, при выполнении которой умножаются два очередных элемента двух массивов, далее произведение суммируется с содержимым некоторого заданного регистра, после чего модифицируются адреса памяти для доступа к двум очередным элементам массивов. |
| Процессор Cray | Обстоятельством, фактически приведшим к появлению RISC-процессоров, было развитие архитектуры конвейерных процессоров типа Cray. В этих процессорах используются отдельные наборы команд для работы с памятью и отдельные наборы команд для преобразования информации в регистрах процессора. Каждая такая команда единообраз- но разбивается на небольшое количество этапов с одинаковым временем исполнения (выборка команды, дешифрация команды, исполнение, запись результата), что позволяет построить эффективный конвейер процессора, способный каждый такт выдавать результат исполнения очередной команды. |
| Скалярные команды | Скалярными называются команды, если входные операнды и результат являются числами (скалярами). |
| Суперскалярные процессоры | Процессоры, в которых за счет параллельной работы функциональных устройств процессора в одном такте вырабатывается несколько скалярных результатов. |
| Шестистадийный конвейер | Модуль целочисленных операций выбирает, декодирует и выполняет команды в шестистадийном конвейере. На первой стадии выборки (Fetch Stage) генерируется непрерывный высокоскоростной поток команд из внутреннего кэша. За один такт считывается до 128 бит кода. На второй стадии - декодирования (Decode Stage) анализируется поток команд и определяется число байт в каждой команде и ее тип. На третьей стадии (Address Calculation) выполняется конвейеризированное вычисление адреса, включающего стадии АС1 и АС2. АС1 используется для вычисления линейного адреса, если команда обращается к операнду в памяти. АС2 выполняет любые операции доступа к памяти, кэшу и регистрам. В случае обнаружения команды с плавающей точкой, АС2 передает ее устройству вычислений с плавающей точкой. На стадии выполнения (Execution Stage) под управлением микрокода осуществляется выполнение команды. На стадии записи результата (Write-Back) сохранение в регистровом файле выполняется непосредственно в модуле целочисленных операций, а сохранение в памяти выполняется модулем загрузки/сохранения. |
| Host-processor | Ведущий процессор |
| MIPS | (Million Instruction Per Second) - миллионов операций в секунду |
| MFLOPS | (Million FLOat Point instruction Per Second) - миллионов операций с плавающей точкой в секунду |
| TLB (Translation Look-aside Buffer) | Буфера трансляции адресов |
| VIS (Visual Instruction Set), | Набор команд, позволяющий загружать и обрабатывать данные в виде 64-битовых блоков. |
| MVI (Motion Video Instructions) | Блок, который обеспечивает кодирование/декодирование в реальном времени данных в соответствии со стандартом MPEG-2. |
| ARB | Буфер переупорядочивания адресов, отслеживающий все команды загрузки/сохранения, что позволяет сократить задержку, связанную с адресацией внешней кэш-памяти. |
| ВНТ (Branch History Table) | Таблица истории ветвлений, содержащая до 256 3-битовых записей, по одной для каждой точки ветвления. Вероятность правильного предсказания составляет 0,8. |
| AGU | Устройство генерации адресов |
| PCU | Устройство программного управления |