Логические схемы И, ИЛИ, НЕ, И-НЕ, ИЛИ-НЕ

С х е м а И

Схема И реализует конъюнкцию двух или более логических значений.

Условное обозначение на структурных схемах схемы И с двумя входами представлено на рис. 5.1. Таблица истинности — в таблице 5.1.

Рис. 5.1

Таблица 5.1

x	y	x Ù y

Единица на выходе схемы “И” будет тогда и только тогда, когда на всех входах будут единицы.

Когда хотя бы на одном входе будет ноль, на выходе также будет ноль.

Связь между выходом z этой схемы и входами x и y описывается соотношением: z = x Ù y (читается как "x и y").

Операция конъюнкции на функциональных схемах обозначается знаком “&” (читается как "амперсэнд"), являющимся сокращенной записью английского слова and.

С х е м а ИЛИ

Схема ИЛИ реализует операцию дизъюнкцию для двух или более логических значений.

Когда хотя бы на одном входе схемы ИЛИ будет единица, на её выходе также будет единица.

Условное обозначение схемы ИЛИ представлено на рис. 5.2. Значение дизъюнкции равно единице, если сумма значений операндов больше или равна 1.

Связь между выходом z этой схемы и входами x и y описывается соотношением: z = x Ú y (читается как "x или y"). Таблица истинности — в табл. 5.2.

Рис. 5.2

Таблица 5.2

x	y	x Ú y

С х е м а НЕ

Схема НЕ (инвертор) реализует операцию отрицания. Связь между входом x этой схемы и выходом z можно записать соотношением z = , где читается, как "не x" или "инверсия х".

Правило: Если на входе схемы 0, то на выходе 1; и наоборот, когда на входе 1, на выходе 0.

Условное обозначение инвертора - на рисунке 5.3, а таблица истинности - в табл. 5.3

Рис. 5.3

Таблица 5.3

X

С х е м а И – НЕ

Схема И-НЕсостоит из элемента И и инвертора и осуществляет отрицание результата схемы И.

Связь между выходом z и входами x и y схемы записывают следующей формулой: z = , где читается как "инверсия x и y".

Условное обозначение схемы И-НЕ представлено на рисунке 5.4.

Таблица истинности схемы И-НЕ — в табл. 5.4.

Рис. 5.4

Таблица 5.4

x	y

С х е м а ИЛИ – НЕ

Схема ИЛИ-НЕ состоит из элемента ИЛИ и инвертора и осуществляет отрицание результата схемы ИЛИ.

Связь между выходом z и входами x и y схемы записывают следующим образом: z = , где, читается как "инверсия x или y". Условное обозначение схемы ИЛИ-НЕ представлено на рис. 5.5.

Таблица истинности схемы ИЛИ-НЕ — в табл. 5.5.

Рис. 5.5

Таблица 5.5

x	y

6. Что такое триггер?

Триггер — это электронная схема, применяемая в регистрах компьютера для запоминания одного разряда двоичного кода. Триггер имеет два устойчивых состояния, одно из которых соответствует двоичной единице, а другое — двоичному нулю.

Термин триггер в схемах имеет название f lip-flop, что в переводе означает “хлопанье”. Самый распространённый тип триггера — так называемый RS-триггер ( S и R, соответственно, от английских set — установка, и reset — сброс). Условное обозначение триггера в схемах — на рис. 5.6.

Рис. 5.6

Он имеет два симметричных входа S и R и два симметричных выхода Q и Q, причем выходной сигнал Q является логическим отрицанием сигнала Q.

На каждый из двух входов S и R могут подаваться входные сигналы в виде кратковременных импульсов .

Наличие импульса на входе будем считать единицей, а его отсутствие — нулем.

На рис. 5.7 показана реализация триггера с помощью двух вентилей ИЛИ-НЕ и соответствующая таблица истинности.

S	R	Q	ØQ
		запрещено


		обнуление бита

Рис. 5.7

Проанализируем возможные комбинации значений входов R и S триггера, используя его схему и таблицу истинности схемы ИЛИ-НЕ (табл. 5.5).

1. Если на входы триггера подать S=“1”, R=“0”, то (независимо от начального состояния) на выходе Q верхнего вентиля появится “0”. После этого на входах нижнего вентиля окажется R= “0”, Q =“0” и выход станет равным “1”.

2. Точно так же при подаче “0” на вход S и “1” на вход R на выходе появится “0”, а на Q =“1”.

3. Если на входы R и S поданы логические “1”, то состояние Q и не меняется.

Подача на оба входа R и S логического “0” может привести к неоднозначному результату, поэтому такая комбинация для входных сигналов запрещена.

Поскольку один триггер может запомнить только один разряд двоичного кода, то для запоминания байта нужно 8 триггеров, для запоминания килобайта, соответственно, 8 • 2¹⁰ = 8192 триггеров.

Современные микросхемы памяти содержат миллионы триггеров.

7. Что такое сумматор?

Сумматор — это электронная логическая схема, выполняющая суммирование двоичных чисел.

Сумматор служит центральным узлом арифметико - логического устройства компьютера – АЛУ.

Многоразрядный двоичный сумматор предназначен для сложения многоразрядных двоичных чисел и представляет собой комбинацию одноразрядных сумматоров, с рассмотрения которых мы и начнём. Условное обозначение (принятое в схемах) одноразрядного сумматора приведено на рис. 5.8.

Рис. 5.8

При сложении двух чисел a и b в одном i-ом разряде приходится иметь дело с тремя цифрами:

1. цифра a_i первого слагаемого;

2. цифра b_i второго слагаемого;

3. перенос цифры p_i–1 из младшего разряда в старший разряд.

В результате сложения получаются две цифры c и q :

1. цифра c_i для суммы данного i-го разряда;

2. цифра q_i- перенос цифры p_i из данного i -го разряда в старший i+1 разряд.

Таким образом, одноразрядный двоичный сумматор есть устройство с тремя входами и двумя выходами, работа которого может быть описана следующей таблицей истинности:

Входы	Выходы
Первое слагаемое	Второе слагаемое	Перенос p_i-1	Сумма c_i	Перенос p_i

Если требуется складывать двоичные числа длиной два и более бит, то можно использовать последовательное соединение таких сумматоров, причём для двух соседних сумматоров выход переноса одного сумматора является входом для другого.