I модуль 9 страница
г) він містить машинні коди команд які не перевищують обсяг одного сегмента (64 кбайт).
30. Що містить об’єктний модуль (файл з розширенням .ОВJ)?
а)* він містить машинні коди команд з відносними адресами.
б) він містить машинні коди команд з абсолютними адресами.
в) він містить машинні коди команд які не перевищують обсяг одного сегмента (64 кбайт).
г) він містить машинні коди команд які перевищують обсяг одного сегмента.
31. У чому полягає принцип роботи програми-укладача?
а) вона об’єднує командний модуль з бібліотечними модулями, або кілька окремих командних модулів в один ЕХЕ-файл.
б) вона заміняє абсолютні адреси на відносні.
в)* вона об’єднує об’єктний модуль з бібліотечними модулями, або кілька окремих об’єктних модулів в один ЕХЕ-файл.
г) вона об’єднує мнемокод команди, яка слідкує за виконанням програми з бібліотечними модулями.
32. Бібліотечними модулями називають:
а)* об’єктні файли, які містять найбільш поширені підпрограми.
б) командні файли, які містять найбільш поширені підпрограми і мають розширення .СОМ.
в) файли з абсолютними та відносними адресами, які розміщуються в спеціальному файлі з розширенням .LIB.
г) командні файли, які містять найбільш поширені підпрограми і мають розширення .ОВJ.
33. Лістинг – це:
а) операнд, який включає в себе спеціальну бібліотеку та повідомлення, які вказують на помилки програмування.
б)* відображення на дисплеї або папері текстів початкового програмного модуля (.СОМ або .ОВJ) та повідомлень, які вказують на помилки програмування.
в) мнемокод команди, яка слідкує за виконанням програми.
г) це регістр пам’яті який є проміжною ланкою між ПЗП і МП.
34. Що називається акумулятором?
а) це 16-розрядний регістр, в якому зберігається відносний операнд двооперандної команди, а також результат операції.
б)* це 8-розрядний регістр, в якому зберігається один з операндів у двооперандних командах, а також результат операції.
в) це регістр пам’яті який є проміжною ланкою між ПЗП і МП.
г) сукупність програмно доступних регістрів, тобто тих регістрів, вміст яких можна зчитати або змінити за допомогою команд.
35. Мультиплексор – це:
а)* пристрій, що з’єднує один з РЗП із внутрішньою шиною МП.
б) пристрій, що з’єднує один з ПЗП із внутрішньою шиною МП.
в) пристрій, що керує роботою акумулятора і МП.
г) пристрій, що з’єднує один з ПЗП із пристроями введення-виведення.
36. Що називається вказівником стека?
а) 16-розрядний регістр, у якому зберігається адреса команди, яка виконується.
б) це 8-розрядний регістр, в якому зберігається один з операндів у двооперандних командах, а також результат операції.
в) блок 8-роззядних РЗП, у яких зберігаються дані та проміжні результати.
г)* 16-розрядний регістр, у якому зберігається адреса останньої зайнятої комірки стека.
37. Що називається вказівником команд?
а) 16-розрядний регістр, у якому зберігається адреса останньої зайнятої комірки стека.
б) 16-розрядний регістр з трьома станами виходу, призначених для формування сигналів на лініях шин адреси і даних.
в)* 16-розрядний регістр, у якому зберігається адреса команди, яка виконується.
г) 8-розрядний регістр, в якому зберігається один з операндів у двооперандних командах, а також результат операції.
38. Програмною моделлю МП називається:
а)* сукупність програмно доступних регістрів, тобто тих регістрів, вміст яких можна зчитати або змінити за допомогою команд.
б) сукупність програм, які містять машинні коди і взаємодіють з РЗП.
в) сукупність програм, яка об’єднує об’єктний модуль з бібліотечними модулями, або кілька окремих об’єктних модулів в один ЕХЕ-файл.
г) сукупність з n елементів пам’яті, у якій розміщується n–розрядне слово.
39. Що пам’ять виконує при прямій адресації?
а) у цьому режимі в команді вказується 8- або 16-бітовий операнд у другому або у другому та третьому байтах команди.
б)* у цьому режимі другий та третій байти команд містять адресу операнда.
в) у команді вказується регістр (або пара регістрів ), який містить адресу комірки пам’яті.
г) у цьому режимі в команді вказується 8-бітовий операнд у третьому байті команди.
40. Що пам’ять виконує при безпосередній адресації?
а) у цьому режимі другий та третій байти команд містять адресу операнда.
б) у команді вказується регістр (або пара регістрів ), який містить адресу комірки пам’яті.
в)* у цьому режимі в команді вказується 8- або 16-бітовий операнд у другому або у другому та третьому байтах команди.
г) у цьому режимі в команді вказується 8-бітовий операнд у третьому байті команди.
41. Що пам’ять виконує при непрямій регістровій адресації?
а)* у команді вказується регістр (або пара регістрів ), який містить адресу комірки пам’яті.
б) у цьому режимі в команді вказується 8-бітовий операнд у третьому байті команди.
в) у мнемоніці команди вказується позначення РЗП, у якому знаходиться операнд.
г) у цьому режимі другий та третій байти команд містять адресу операнда.
42. Машинний цикл МП – це:
а) інтервал, протягом якого здійснюється два звернення процесора до пам’яті і запис команди до регістра адрес.
б)* інтервал, протягом якого здійснюється одне звернення процесора до пам’яті чи до зовнішнього пристрою.
в) інтервал, протягом якого здійснюється одне звернення процесора до ШД і вибірка з неї одного стартового і кінцевого імпульсів.
г)
43. Що називають циклом шини?
а)* називають звернення до комірки пам’яті або зовнішнього пристрою.
б) називають інтервал, протягом якого здійснюється одне звернення ШД до МП і вибірка одного стартового і кінцевого імпульсів.
в) називають звернення до 16-розрядного регістру, у якому зберігається адреса зайнятої комірки стека, і вибірка з неї відкладеної програми.
г) називається інтервал протягом якого шина МП виставляє адресу комірки пам’яті або ПВВ на шину адреси і формує керувальні сигнали читання/запису, а потім зчитує або записує дані.
44. Що пам’ять виконує при регістровій адресації?
а) у команді вказується регістр (або пара регістрів ), який містить адресу комірки пам’яті.
б)* у мнемоніці команди вказується позначення РЗП, у якому знаходиться операнд.
в) у цьому режимі другий та третій байти команд містять адресу операнда.
г) виконується зміщення наступної виконуваної команди в сегменті кодів.
45. Що здійснює цикл шини процесора?
а) протягом циклу шини МП виставляє адресу комірки пам’яті або ПВВ на шину даних.
б) протягом циклу шини МП здійснюється одне звернення процесора до пам’яті чи до зовнішнього пристрою.
в)* протягом циклу шини МП виставляє адресу комірки пам’яті або ПВВ на шину адреси і формує керувальні сигнали читання/запису, а потім зчитує або записує дані.
г) протягом циклу шини МП здійснюється два звернення процесора до ПЗП і до ПВВ.
46. Переривання 16-розрядних МП поділяють на:
а) зовнішні апаратні.
б) внутрішні апаратні.
в)* зовнішні апаратні та внутрішні.
г) зовнішні програмні.
47. Внутрішні переривання 16-розрядних МП поділяють на:
а)* програмні й апаратні.
б) програмні.
в) апаратні.
г) логічні.
48. Чим відрізняється мікропроцесор і8088 від МП і8086?
а) тим, що має зовнішню 16-розрядну шину даних при внутрішній
16-розрядній шині.
б)* тим, що має зовнішню 8-розрядну шину даних при внутрішній
16-розрядній шині.
в) тим, що не має зовнішньої шини даних при внутрішній 8-розрядній шині.
г) тим, що має зовнішню 8-розрядну шину даних при внутрішній
8-розрядній шині.
49. Чим стабілізується робота задавального генератора (ЗГ) МП і8086?
а) кварцовим програматором.
б) мультиплексором.
в) кварцовим резонатором і мультиплексором.
г)* кварцовим резонатором.
50. За допомогою чого здійснюється демультиплексування шини адрес/даних?
а) за допомогою 8-розрядної двонапрямленої ШД.
б)* за допомогою регістрів-фіксаторів.
в) за допомогою додаткових логічних елементів, які формують сигнали шини керування з вихідних сигналів ВІС МП.
г) за допомогою кварцового програматора.
51. За допомогою чого здійснюється буферизація шин?
а) за допомогою регістрів-фіксаторів.
б) за допомогою додаткових логічних елементів, які формують
сигнали шини керування з вихідних сигналів ВІС МП.
в)* за допомогою 8-розрядної двонапрямленої ШД.
г) за допомогою 16-розрядної двонапрямленої ШД.
52. За допомогою чого здійснюється формування сигналів керування?
а)* за допомогою додаткових логічних елементів, які формують сигнали шини керування з вихідних сигналів ВІС МП.
б) за допомогою регістрів-фіксаторів.
в) за допомогою 8-розрядної двонапрямленої ШД.
г) за допомогою 16-розрядної двонапрямленої ШД.
53. Чим відрізняється МП і80286 від МП і8086?
а) тим, що МПі80286 має меншу швидкодію пов’язану зі збільшенням транзисторів до 134 000.
б)* тим, що МП і80286 швидкодійніший у шість разів, що досягається за допомогою 16-розрядним регістром і 24-розрядною шиною адрес.
в) тим, що в МП і8086 є додатковий блок пам’яті ємністю 64 кбайт.
г) тим, що має зовнішню 8-розрядну шину даних при внутрішній
16-розрядній шині адрес.
54. Дескриптор сегмента містить:
а)* інформацію про базову адресу сегмента, його межу й атрибути.
б) інформацію про атрибути або права доступу до сегмента.
в) інформацію про виконання операції переходу за межі сегмента.
г) інформацію про виконання операції перекодування.
55. У чому розміщуються дескриптори?
а)* у спеціальних таблицях – глобальній або локальній дескрипторній таблиці.
б) у регістровій пам’яті МП і80286.
в) у спеціальному блоці пам’яті ємністю 64 кбайт.
г) усі вищезгадані.
56. Селекторами сегментів називають:
а) вміст останньої комірки сегмента даних.
б)* вміст сегментних регістрів у захищеному режимі.
в) спеціальні таблиці, в яких містяться базові (початкові) адреси сегментів.
г) спеціальні таблиці – глобальні або локальні дескрипторні таблиці.
57. Для чого призначений 40-розрядний регістр GDTR – регістр глобальної дескрипторної таблиці?
а) його вміст вказує, де в глобальній дескрипторній таблиці знаходиться інформація про початкову адресу, межу і права доступу до локальної таблиці.
б) його призначено для збереження контексту задачі під час перемикання задач.
в)* призначений для задання розміщення глобальної дескрипторної таблиці в пам’яті.
г) призначений для розміщення таблиці векторів переривань у довільному місці ОЗП, а не з нульової адреси.
58. Для чого призначений 16-розрядний регістр LDTR – регістр селектор локальної дескрипторної таблиці?
а) його призначено для збереження контексту задачі під час перемикання задач.
б) призначений для задання розміщення глобальної дескрипторної таблиці в пам’яті.
в) призначений для розміщення таблиці векторів переривань у довільному місці ОЗП, а не з нульової адреси.
г)* його вміст вказує, де в глобальній дескрипторній таблиці знаходиться інформація про початкову адресу, межу і права доступу до локальної таблиці.
59. Для чого призначений 40-розрядний регістр IDTR – регістр дескрипторної таблиці переривань?
а) призначений для задання розміщення глобальної дескрипторної таблиці в пам’яті.
б)* призначений для розміщення таблиці векторів переривань у довільному місці ОЗП, а не з нульової адреси.
в) їх призначено для збереження контексту задачі під час перемикання задач.
г) його вміст вказує, де в глобальній дескрипторній таблиці знаходиться інформація про початкову адресу, межу і права доступу до локальної таблиці.
60. Для чого призначений 16-розрядний регістр задачі TR – регістр-селектор сегмента стану поточної задачі?
а) призначений для розміщення таблиці векторів переривань у довільному місці ОЗП, а не з нульової адреси.
б)* їх призначено для збереження контексту задачі під час перемикання задач.
в) призначений для задання розміщення глобальної дескрипторної таблиці в пам’яті.
г) його вміст вказує, де в глобальній дескрипторній таблиці знаходиться інформація про початкову адресу, межу і права доступу до локальної таблиці.
61. Чим відрізняється адресний простір портів МП і80286 від МП і8086?
а)* однакові, тобто становлять 64*210 однобайтових або 32 *210 двобайтових портів.
б) адресний простір портів МП і80286 більший ніж адресний простір портів МП і8086 і становить 64*210 однобайтових або 32 *210 двобайтових портів.
в) адресний простір портів МП і8086 більший ніж адресний простір портів МП і80286 і становить 64*210 і є однаковим для однобайтових або двобайтових портів.
г) тим, що МП і80286 має зовнішню 16-розрядну шину даних при внутрішній
32-розрядній шині адрес.
62. Цикл мікропроцесора і80286 містить:
а) інформацію про базову адресу сегмента, його межу й атрибути.
б)* шинний інтерфейс з 6-байтовою чергою команд, що забезпечує конвеєрну адресацію.
в) шинний інтерфейс з 32-байтовою чергою команд які розміщуються в спеціальних таблицях.
63. За скільки періодів тактових імпульсів CLK здійснюється зчитування слова з ОЗП?
а) за один період.
б) за два періоди.
в)* мінімум за чотири періоди.
г) за три періоди.
64. Що відбувається завдяки конвеєрній адресації?
а)* адреса комірки виставляється з деяким випередженням, однак вона не зберігається на шині адреси протягом циклу.
б) сигнали шини адрес запам’ятовуються у регістрах фіксаторах.
в) при зчитуванні слова з непарною адресою в першому циклі передається байт по молодшій половині ШД.
г) адреса комірки виставляється з деяким відставанням.
65. Чим обробляються сигнали керування й адреси?
а) схемою керування процесором.
б)* схемою керування пам’яттю.
в) схемою керування шини даних.
г) схемою керування шини ПВВ.
66. Яка тривалість циклу „ЧИТАННЯ ПАМ’ЯТІ” з парною адресою?
а)* тривалість циклу „ЧИТАННЯ ПАМ’ЯТІ” з парною адресою становить час двох станів.
б) тривалість циклу „ЧИТАННЯ ПАМ’ЯТІ” з парною адресою становить час за який сегментний регістр у захищеному режимі передасть одне слово в спеціальні таблиці, в яких містяться базові (початкові) адреси сегментів.
в) тривалість циклу „ЧИТАННЯ ПАМ’ЯТІ” з парною адресою становить час циклу протягом якого шина МП здійснює одне звернення процесора до пам’яті чи до зовнішнього пристрою.
г) тривалість циклу „ЧИТАННЯ ПАМ’ЯТІ” з парною адресою становить час одного стану.
67. Яка тривалість циклу „ЗАПИС У ПАМ’ЯТЬ” з непарною адресою?
а) тривалість циклу „ЗАПИС У ПАМ’ЯТЬ” з непарною адресою становить час циклу протягом якого шина МП здійснює одне звернення процесора до пам’яті чи до зовнішнього пристрою.
б) тривалість циклу „ЗАПИС У ПАМ’ЯТЬ” з непарною адресою становить час за який сегментний регістр у захищеному режимі передасть одне слово в спеціальні таблиці, в яких містяться базові (початкові) адреси сегментів.
в)* тривалість циклу „ЗАПИС У ПАМ’ЯТЬ” з непарною адресою становить час чотирьох станів.
г) тривалість циклу „ЗАПИС У ПАМ’ЯТЬ” з непарною адресою становить час двох станів.
68. Зі скількох станів складається кожний процесорний цикл?
а)* з трьох станів – Ts, TC, Tc.
б) з двох станів – Ts і TC.
в) з одного стану – Ts.
г) з двох станів – TС і Tс.
69. Що містить вказівник команд?
а)* містить зміщення наступної виконуваної команди в сегменті кодів.
б) керувальні регістри, які зберігають ознаки стану процесора.
в) 32-розрядні базові адреси і 16-розрядні межі таблиць.
г) 16-розрядні базові адреси.
70. Що зберігають системні адресні регістри?
а) усі регістри даних і регістри вказівники.
б)* системні регістри-вказівники глобальної дескрипторної таблиці зберігають 32-розрядні базові адреси і 16-розрядні межі таблиць.
в) ознаки стану процесора, спільні для всіх задач.
г) 32-розрядні адреси точок зупину в режимі налагодження.
71. Що зберігають регістри налагодження?
а) містить зміщення наступної виконуваної команди в сегменті кодів.
б) ознаки стану процесора, спільні для всіх задач.
в)* 32-розрядні адреси точок зупину в режимі налагодження.
г) системні регістри-вказівники глобальної дескрипторної таблиці зберігають 32-розрядні базові адреси і 16-розрядні межі таблиць.
72. Що зберігають регістри тестування?
а)* ці регістри зберігають результати тестування МП і кеш-пам’яті.
б) вони зберігають 32-розрядні базові адреси і 16-розрядні межі таблиць.
в) містить зміщення наступної виконуваної команди в сегменті кодів.
г) 32-розрядні адреси точок зупину в режимі налагодження.
73. Від чого залежить організація пам’яті?
а) від режиму роботи ОЗП.
б)* від режиму роботи МП.
в) від режиму роботи регістрів загального призначення.
г) від режиму роботи ПЗП.
74. Що формує блок сторінкової переадресації?
а) формує лінійну адресу пам’яті.
б)* формує фізичну адресу пам’яті.
в) формує 32-розрядні базові адреси пам’яті.
г) формує логічну адресу пам’яті.
75. Яку інформацію містить вентиль?
а)* містить інформацію про логічну адресу входу до деякої системної програми і займає 8 байт.
б) містить інформацію про фізичну адресу входу до системної кеш-пам’яті.
в) містить інформацію про 32-розрядні адреси точок зупину в режимі налагодження.
г) містять логічну адресу переходу у вигляді 16-роздядного зміщення.
76. Що дозволяє робити сторінкова організація пам'яті?
а) цей тип організації дозволяє зберігати інформацію в 32-розрядній базовій таблиці.
б)* цей тип організації дозволяє програмісту використовувати більший простір адрес, ніж існуюча фізична пам’ять.
в) цей тип організації дозволяє розбивати програми на декілька підпрограм розміром до 220 біт.
г) цей тип організації дозволяє зберігати інформацію в 16-розрядній базовій таблиці.
77. Скільки розрядів займає поле типу TYPE?
а)* три розряди.
б) дві розряди.
в) один розряд.
г) чотири розряди.
78. Де знаходиться каталог сторінок?
а) у ОЗП.
б)* у ПЗП.
в) у кеш-пам’яті МП.
г) у акумуляторі.
79. Що містить таблиця сторінок PTE?
а) містить спеціальні адреси таблиць, в яких містяться базові (початкові) адреси сегментів.
б) адреси сторінкових кадрів у логічній пам’ять.
в)* адреси сторінкових кадрів у фізичній пам’яті.
г) чотири буфери відкладеного запису.
80. Для чого використовуються поля CPL?
а) для керування енергоспоживання або виконання програм, повністю ізольованих від прикладного програмного забезпечення.
б) для визначення поточного рівня привілеїв.
в) для виклику вентилів-шлюзів.
г)* для контролю звернення програми до даних інших програм.
81. Передача керування програмам різних рівнів привілеїв здійснюється за допомогою:
а) 8-розрядної двонапрямленої ШД.
б) додаткових логічних елементів, які формують сигнали шини керування з вихідних сигналів ВІС МП.
в)* за допомогою використання підлеглих сегментів коду і дескрипторів вентилів-шлюзів.
г) за допомогою регістрів-фіксаторів.
82. Єдиним засобом зміни рівня привілею є:
а)* використання вентилів виклику.
б) використання привілейованих команд.
в) використання дескриптора сегмента стану задачі.
г) використання кеш-пам’яті ємністю 8 кбайт.
83. Яка особливість МП і486?
а) наявність кеш-пам’яті ємністю 8 кбайт.
б)* наявність внутрішньої кеш-пам’яті ємністю 16 кбайт і вбудованого математичного співпроцесора.
в) наявність 16-розрядної ШД та адреси.
г) наявність зовнішньої 8-розрядної шину даних при внутрішній
8-розрядній шині.
84. Скільки буферів відкладеного запису має процесор і486?
а) два буфери.
б) три буфери.
в)* чотири буфери.
г) один буфер.
85. За скільки тактів записується інформація у буфер відкладеного запису процесора і486?
а)* за один такт.
б) за два такти.
в) за три такти.
г) за чотири такти.
86. Для чого призначений режим системного керування SMM?
а) для збереження програм керування таблиць, констант.
б)* для керування енергоспоживання або виконання програм, повністю ізольованих від прикладного програмного забезпечення.
в) для генерування додаткових логічних елементів, які формують сигнали шини керування з вихідних сигналів ВІС МП.
г) для виклику вентилів-шлюзів.
87. Які переваги BICMOS-технології?
а)* поєднання переваг двох технологій – швидкодію біполярної і мале енергоспоживання CMOS.
б) поєднання переваг двох технологій – швидкодію уніполярної і мале енергоспоживання.
в) поєднання переваг трьох технологій – швидкодію уніполярної, біполярної і мале енергоспоживання CMOS.
г) поєднання переваг чотирьох технологій – швидкодію уніполярної, біполярної, мале енергоспоживання CMOS та 32-розрядний шинний інтерфейс.
89. Що таке ШІ?
а) 16-розрядний шинний інтерфейс, призначений для спряження внутрішньої шини процесора із зовнішньою шиною.
б) 32-розрядний шинний інтерфейс, призначений для спряження внутрішньої шини процесора із зовнішньою шиною.
в)* 64-розрядний шинний інтерфейс, призначений для спряження внутрішньої шини процесора із зовнішньою шиною.
г) 128-розрядний шинний інтерфейс, призначений для спряження внутрішньої шини процесора із ПВВ.
90. Що містить високопродуктивний математичний співпроцесор БКОПК (блок конвеєрних обчислень з плаваючою комою)?
а) восьми-тактовий конвеєр.
б)* восьми-тактовий конвеєр і апаратні засоби реалізації арифметичних операцій – множення, додавання, ділення.
в) 32-розрядний буфер відкладеного запису, який може заповнюватись за один такт.
г) восьми-тактовий конвеєр з використанням суперскалярної архітектури.
91. Використання подвійного конвеєра дозволяє:
а)* декільком командам знаходитися в різних стадіях виконання і додатково збільшити продуктивність МП.
б) використання суперскалярної архітектури.
в) використовувати 64-розрядний шинний інтерфейс, призначений для спряження внутрішньої шини процесора із зовнішньою шиною.
г) забезпечити роботу з урахуванням можливості звернення інших процесорів до кеш-пам’яті даних.
92. Яка ємність кеш-пам’яті команд і кеш-пам’яті даних у процесорі Pentium?
а) 64 кбайт.
б) 32 кбайт.
в)* 8 кбайт.
г) 128 кбайт.
93. Що забезпечує протокол MESI?
а) дозволяє переривати виконання програми і одночасно записує оброблені сигнали до ОЗП.
б)* забезпечує роботу з урахуванням можливості звернення інших процесорів до кеш-пам’яті даних.
в) він дозволяє МПС реагувати на внутрішні сигнали – запити переривань, джерелами яких надходять з ОЗП і ПЗП.
г) дозволяє визначити помилки непомітно як для системи, тік і для користувача.
94. Що таке М-стан рядка кеш-пам’яті?
а)* модифікований рядок, запис у який можливий без генерації зовнішнього циклу звернення.
б) не модифікований рядок, запис у який можливий без генерації зовнішнього циклу звернення.
в) рядок, якого немає у кеш-пам’яті і запис якого є наскрізним з використанням зовнішньої шини.
г) рядок, який потенційно може бути наявним у кеш-пам’яті інших процесорів і його читання можливе без генерації зовнішнього циклу.
95. Що таке Е-стан рядка кеш-пам’яті:
а) модифікований рядок, запис у який можливий без генерації зовнішнього циклу звернення.
б) рядок, який потенційно може бути наявним у кеш-пам’яті інших процесорів і його читання можливе без генерації зовнішнього циклу.
в) рядок, якого немає у кеш-пам’яті і запис якого є наскрізним з використанням зовнішньої шини.
г)* не модифікований рядок, запис у який можливий без генерації зовнішнього циклу звернення.
96. Що таке S-стан рядка кеш-пам’яті:
а) не модифікований рядок, запис у який можливий без генерації зовнішнього циклу звернення.
б)* рядок, який потенційно може бути наявним у кеш-пам’яті інших процесорів і його читання можливе без генерації зовнішнього циклу.
в) модифікований рядок, запис у який можливий без генерації зовнішнього циклу звернення.
г) рядок, якого немає у кеш-пам’яті і запис якого є наскрізним з використанням зовнішньої шини.
97. Що таке I-стан рядка кеш-пам’яті:
а) рядок, який потенційно може бути наявним у кеш-пам’яті інших процесорів і його читання можливе без генерації зовнішнього циклу.
б) модифікований рядок, запис у який можливий без генерації зовнішнього циклу звернення.
в)* рядок, якого немає у кеш-пам’яті і запис якого є наскрізним з використанням зовнішньої шини.
г) не модифікований рядок, запис у який можливий без генерації зовнішнього циклу звернення.
98. У чому полягає внутрішнє визначення помилок?
а)* полягає у доповненні кодів команд і даних бітом парності, що дозволяє визначити помилки непомітно як для системи, тік і для користувача.
б) полягає у здатності ЦП перепрограмовуватись в залежності від виду поставленої задачі.
в) полягає у можливості здійснення елементарних операцій – мікро команд (зсуву, пересилання інформації, логічних операцій).
г) полягає у записі інформації в ОЗП лише у тому разі, якщо вона змінюється в кеш-пам’яті.
99. Що дозволяють робити засоби моніторингу продуктивності?
а) дозволяють тестувати, дозволяти або не дозволяти функціонування вузлів МП.
б)* оптимізувати апаратне та програмне забезпечення завдяки виявленню у програмному коді потенційно „вузьких місць”.
в) дозволяють керувати більшістю функціональних вузлів процесора, забезпечуючи можливість керування їх продуктивності.
г) дозволяє переривати виконання програми і одночасно записує оброблені сигнали до ОЗП.